PCB (Bảng mạch in), tên tiếng Trung là bảng mạch in, còn được gọi là bảng mạch in, là một linh kiện điện tử quan trọng, là giá đỡ cho các linh kiện điện tử và là vật mang các kết nối điện của linh kiện điện tử.Bởi vì nó được tạo ra bằng cách in điện tử, nên nó được gọi là bảng mạch “in”.
1. Làm thế nào để chọn bảng PCB?
Việc lựa chọn bảng mạch PCB phải đạt được sự cân bằng giữa việc đáp ứng các yêu cầu thiết kế, sản xuất hàng loạt và chi phí.Yêu cầu thiết kế chứa cả các thành phần điện và cơ khí.Thông thường vấn đề vật liệu này quan trọng hơn khi thiết kế bo mạch PCB tốc độ rất cao (tần số lớn hơn GHz).
Ví dụ, vật liệu FR-4 được sử dụng phổ biến hiện nay có thể không phù hợp vì tổn thất điện môi ở tần số vài GHz sẽ có tác động lớn đến sự suy giảm tín hiệu.Đối với điện, cần chú ý đến hằng số điện môi (hằng số điện môi) và tổn thất điện môi có phù hợp với tần số thiết kế hay không.
2. Làm thế nào để tránh nhiễu tần số cao?
Ý tưởng cơ bản của việc tránh nhiễu tần số cao là giảm thiểu nhiễu của trường điện từ tín hiệu tần số cao, đó là cái gọi là nhiễu xuyên âm (Crosstalk).Bạn có thể tăng khoảng cách giữa tín hiệu tốc độ cao và tín hiệu tương tự hoặc thêm dấu vết bảo vệ nối đất/shunt bên cạnh tín hiệu tương tự.Ngoài ra, hãy chú ý đến nhiễu của mặt đất kỹ thuật số với mặt đất tương tự.
3. Trong thiết kế tốc độ cao, làm thế nào để giải quyết vấn đề toàn vẹn tín hiệu?
Tính toàn vẹn của tín hiệu về cơ bản là vấn đề kết hợp trở kháng.Các yếu tố ảnh hưởng đến kết hợp trở kháng bao gồm cấu trúc và trở kháng đầu ra của nguồn tín hiệu, trở kháng đặc trưng của dấu vết, đặc điểm của đầu tải và cấu trúc liên kết của dấu vết.Giải pháp là dựa vào đầu cuối và điều chỉnh cấu trúc liên kết của hệ thống dây điện.
4. Phương thức phân phối chênh lệch được thực hiện như thế nào?
Có hai điểm cần chú ý trong việc đấu dây của cặp vi sai.Một là độ dài của hai dòng phải càng dài càng tốt.Có hai cách song song, một là hai đường dây chạy trên cùng một lớp dây (cạnh nhau), hai là hai đường dây chạy ở lớp trên và lớp dưới liền kề (trên-dưới).Nói chung, cựu side-by-side (cạnh nhau, cạnh nhau) được sử dụng theo nhiều cách.
5. Đối với đường tín hiệu đồng hồ chỉ có một đầu ra, làm thế nào để thực hiện đấu dây vi sai?
Để sử dụng dây vi sai, điều đó chỉ có nghĩa là nguồn tín hiệu và máy thu đều là tín hiệu vi sai.Vì vậy, không thể sử dụng dây vi sai cho tín hiệu đồng hồ chỉ có một đầu ra.
6. Có thể thêm một điện trở phù hợp giữa các cặp dây vi sai ở đầu nhận không?
Điện trở phù hợp giữa các cặp dòng vi sai ở đầu nhận thường được thêm vào và giá trị của nó phải bằng giá trị của trở kháng vi sai.Bằng cách này, chất lượng tín hiệu sẽ tốt hơn.
7. Tại sao cách đấu dây của các cặp vi sai phải gần nhau và song song?
Định tuyến của các cặp vi sai phải gần và song song.Cái gọi là khoảng cách thích hợp là vì khoảng cách sẽ ảnh hưởng đến giá trị của trở kháng vi sai, đây là một thông số quan trọng để thiết kế một cặp vi sai.Nhu cầu song song cũng là do nhu cầu duy trì tính nhất quán của trở kháng vi sai.Nếu hai đường dây xa hoặc gần, trở kháng vi sai sẽ không nhất quán, điều này sẽ ảnh hưởng đến tính toàn vẹn của tín hiệu (signal integration) và độ trễ thời gian (timing delay).
8. Cách xử lý một số xung đột lý thuyết trong đi dây thực tế
Về cơ bản, việc tách mặt bằng analog/kỹ thuật số là đúng.Cần lưu ý rằng các dấu vết tín hiệu không được vượt qua vị trí được phân chia (hào) càng nhiều càng tốt và đường dẫn dòng điện trở lại (đường dẫn dòng điện trở lại) của nguồn điện và tín hiệu không được quá lớn.
Bộ tạo dao động tinh thể là một mạch dao động phản hồi dương tương tự.Để có tín hiệu dao động ổn định thì phải đáp ứng các thông số kỹ thuật về độ lợi vòng lặp và pha.Tuy nhiên, đặc điểm kỹ thuật dao động của tín hiệu tương tự này dễ bị xáo trộn và thậm chí thêm dấu vết bảo vệ mặt đất có thể không cách ly hoàn toàn nhiễu.Và nếu ở quá xa, tiếng ồn trên mặt đất cũng sẽ ảnh hưởng đến mạch dao động phản hồi dương.Do đó, khoảng cách giữa bộ tạo dao động tinh thể và chip phải càng gần càng tốt.
Thật vậy, có nhiều xung đột giữa định tuyến tốc độ cao và yêu cầu EMI.Nhưng nguyên tắc cơ bản là các điện trở và tụ điện hoặc hạt ferit được thêm vào do EMI không thể khiến một số đặc tính điện của tín hiệu không đáp ứng các thông số kỹ thuật.Do đó, tốt nhất là sử dụng các kỹ thuật sắp xếp hệ thống dây điện và xếp chồng PCB để giải quyết hoặc giảm thiểu các sự cố EMI, chẳng hạn như định tuyến tín hiệu tốc độ cao vào lớp bên trong.Cuối cùng, sử dụng tụ điện trở hoặc hạt ferrite để giảm thiệt hại cho tín hiệu.
9. Làm thế nào để giải quyết mâu thuẫn giữa đấu dây thủ công và đấu dây tự động của tín hiệu tốc độ cao?
Hầu hết các bộ định tuyến tự động của phần mềm định tuyến mạnh hơn hiện đã đặt các ràng buộc để kiểm soát phương thức định tuyến và số lượng vias.Các mục cài đặt khả năng cuộn dây của động cơ và các điều kiện ràng buộc của các công ty EDA khác nhau đôi khi khác nhau rất nhiều.
Ví dụ, có đủ ràng buộc để kiểm soát cách các con rắn ngoằn ngoèo, có thể kiểm soát khoảng cách của các cặp vi sai, v.v.Điều này sẽ ảnh hưởng đến việc liệu phương pháp định tuyến thu được bằng định tuyến tự động có đáp ứng được ý tưởng của nhà thiết kế hay không.
Ngoài ra, độ khó của việc điều chỉnh hệ thống dây điện bằng tay cũng có mối quan hệ tuyệt đối với khả năng của động cơ cuộn dây.Ví dụ: khả năng đẩy của dấu vết, khả năng đẩy của vias và thậm chí khả năng đẩy của dấu vết sang đồng, v.v. Do đó, chọn một bộ định tuyến có khả năng động cơ cuộn mạnh là giải pháp.
10. Về phiếu kiểm tra.
Phiếu kiểm tra được sử dụng để đo xem trở kháng đặc tính của PCB được sản xuất có đáp ứng các yêu cầu thiết kế với TDR (Máy đo phản xạ miền thời gian) hay không.Nói chung, trở kháng cần kiểm soát có hai trường hợp: một đường đơn và một cặp vi sai.Do đó, độ rộng của dòng và khoảng cách giữa các dòng (khi có các cặp vi sai) trên phiếu kiểm tra phải giống với các dòng cần kiểm soát.
Điều quan trọng nhất là vị trí của điểm tiếp đất khi đo.Để giảm trị số điện cảm của dây nối đất (ground lead), nơi nối đất đầu đo TDR (probe) thường rất gần với nơi đo tín hiệu (đầu dò).Do đó, khoảng cách và phương pháp giữa điểm đo tín hiệu trên phiếu kiểm tra và điểm tiếp đất Để phù hợp với đầu dò được sử dụng
11. Trong thiết kế PCB tốc độ cao, vùng trống của lớp tín hiệu có thể được phủ bằng đồng, nhưng đồng của nhiều lớp tín hiệu nên được phân bổ như thế nào trên mặt đất và nguồn điện?
Nói chung, hầu hết đồng trong khu vực trống được nối đất.Chỉ cần chú ý đến khoảng cách giữa đồng và đường tín hiệu khi đặt đồng bên cạnh đường tín hiệu tốc độ cao, vì đồng lắng đọng sẽ làm giảm trở kháng đặc trưng của dấu vết một chút.Ngoài ra, hãy cẩn thận để không ảnh hưởng đến trở kháng đặc trưng của các lớp khác, chẳng hạn như trong cấu trúc của đường dải kép.
12. Có thể sử dụng mô hình đường vi dải để tính trở kháng đặc trưng của đường tín hiệu phía trên mặt phẳng công suất không?Có thể tính tín hiệu giữa mặt phẳng nguồn và mặt đất bằng mô hình dải không?
Có, cả mặt phẳng công suất và mặt phẳng nối đất phải được coi là mặt phẳng tham chiếu khi tính trở kháng đặc tính.Ví dụ: bảng bốn lớp: lớp trên cùng-lớp năng lượng-lớp nền-lớp dưới cùng.Tại thời điểm này, mô hình trở kháng đặc trưng của dấu vết lớp trên cùng là mô hình đường vi dải với mặt phẳng công suất làm mặt phẳng tham chiếu.
13. Nhìn chung, việc tạo điểm kiểm tra tự động bằng phần mềm trên bo mạch in mật độ cao có thể đáp ứng yêu cầu kiểm tra của sản xuất hàng loạt không?
Việc các điểm kiểm tra do phần mềm chung tạo tự động có đáp ứng các yêu cầu kiểm tra hay không phụ thuộc vào việc các thông số kỹ thuật để thêm điểm kiểm tra có đáp ứng yêu cầu của thiết bị kiểm tra hay không.Ngoài ra, nếu hệ thống dây điện quá dày đặc và thông số kỹ thuật để thêm điểm kiểm tra tương đối nghiêm ngặt, thì có thể không tự động thêm điểm kiểm tra vào từng đoạn của đường dây.Tất nhiên, cần phải điền thủ công vào những chỗ cần kiểm tra.
14. Thêm điểm kiểm tra có ảnh hưởng đến chất lượng tín hiệu tốc độ cao không?
Về việc nó có ảnh hưởng đến chất lượng tín hiệu hay không, điều đó phụ thuộc vào cách thêm điểm kiểm tra và tốc độ của tín hiệu.Về cơ bản, các điểm kiểm tra bổ sung (không sử dụng chân via hoặc DIP hiện có làm điểm kiểm tra) có thể được thêm vào đường dây hoặc rút ra khỏi đường dây.Cái trước tương đương với việc thêm một tụ điện nhỏ trực tuyến, trong khi cái sau là một nhánh bổ sung.
Hai tình huống này sẽ ít nhiều ảnh hưởng đến tín hiệu tốc độ cao và mức độ ảnh hưởng có liên quan đến tốc độ tần số của tín hiệu và tốc độ biên của tín hiệu (tốc độ biên).Kích thước của tác động có thể được biết thông qua mô phỏng.Về nguyên tắc, điểm kiểm tra càng nhỏ càng tốt (tất nhiên cũng phải đáp ứng yêu cầu của thiết bị kiểm tra).Nhánh càng ngắn càng tốt.
15. Một số PCB tạo thành một hệ thống, dây nối đất giữa các bảng nên được kết nối như thế nào?
Khi tín hiệu hoặc nguồn giữa các bảng PCB khác nhau được kết nối với nhau, ví dụ, bảng A có nguồn hoặc tín hiệu được gửi đến bảng B, phải có một lượng dòng điện bằng nhau chạy từ lớp tiếp đất trở lại bảng A (đây là luật Kirchoff hiện hành).
Dòng điện trên hệ thống này sẽ tìm đến nơi ít cản trở nhất để chảy ngược trở lại.Do đó, số lượng chân được gán cho mặt phẳng nối đất không được quá nhỏ ở mỗi giao diện, bất kể đó là nguồn điện hay tín hiệu, để giảm trở kháng, có thể giảm nhiễu trên mặt phẳng nối đất.
Ngoài ra, cũng có thể phân tích toàn bộ vòng lặp hiện tại, đặc biệt là phần có dòng điện lớn và điều chỉnh phương thức kết nối của dây hình thành hoặc dây nối đất để kiểm soát dòng điện (ví dụ: tạo trở kháng thấp ở đâu đó, để hầu hết các dòng chảy từ nơi này), giảm tác động đến các tín hiệu khác nhạy cảm hơn.
16. Bạn có thể giới thiệu một số sách và dữ liệu kỹ thuật nước ngoài về thiết kế PCB tốc độ cao không?
Giờ đây, các mạch kỹ thuật số tốc độ cao được sử dụng trong các lĩnh vực liên quan như mạng truyền thông và máy tính.Về mạng truyền thông, tần số hoạt động của bo mạch PCB đã lên tới GHz và số lớp xếp chồng lên nhau theo như tôi biết là 40 lớp.
Các ứng dụng liên quan đến máy tính cũng nhờ vào sự tiến bộ của chip.Dù là PC thông thường hay máy chủ (Server), tần số hoạt động tối đa trên bo mạch cũng đã đạt tới 400MHz (chẳng hạn như Rambus).
Để đáp ứng các yêu cầu định tuyến tốc độ cao và mật độ cao, nhu cầu về vias mù/chôn, mircrovias và công nghệ xử lý xây dựng đang dần tăng lên.Những yêu cầu thiết kế này có sẵn để sản xuất hàng loạt bởi các nhà sản xuất.
17. Hai công thức trở kháng đặc tính thường được tham khảo:
Đường vi dải (microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] trong đó W là độ rộng của đường, T là độ dày đồng của vết và H là Khoảng cách từ vết đến mặt phẳng tham chiếu, Er là hằng số điện môi của vật liệu PCB (hằng số điện môi).Công thức này chỉ được áp dụng khi 0.1≤(W/H)≤2.0 và 1≤(Er)≤15.
Stripline (stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} trong đó, H là khoảng cách giữa hai mặt phẳng tham chiếu và dấu nằm ở giữa hai mặt phẳng tham chiếu.Công thức này chỉ được áp dụng khi W/H≤0,35 và T/H≤0,25.
18. Có thể thêm dây nối đất vào giữa đường tín hiệu vi sai không?
Nói chung, không thể thêm dây nối đất vào giữa tín hiệu vi sai.Bởi vì điểm quan trọng nhất của nguyên tắc ứng dụng tín hiệu vi sai là tận dụng các lợi ích do khớp nối lẫn nhau (khớp nối) giữa các tín hiệu vi sai mang lại, chẳng hạn như loại bỏ thông lượng, chống nhiễu, v.v. Nếu một dây nối đất được thêm vào ở giữa, hiệu ứng khớp nối sẽ bị phá hủy.
19. Thiết kế bảng cứng-flex có yêu cầu phần mềm thiết kế và thông số kỹ thuật đặc biệt không?
Mạch in linh hoạt (FPC) có thể được thiết kế bằng phần mềm thiết kế PCB chung.Cũng sử dụng định dạng Gerber để sản xuất cho các nhà sản xuất FPC.
20. Nguyên tắc chọn đúng điểm nối đất của PCB và vỏ máy là gì?
Nguyên tắc chọn điểm nối đất của PCB và vỏ là sử dụng điểm nối đất của khung để cung cấp đường dẫn trở kháng thấp cho dòng điện trở lại (dòng điện trở lại) và kiểm soát đường dẫn của dòng điện trở lại.Ví dụ, thường ở gần thiết bị tần số cao hoặc bộ tạo đồng hồ, lớp nối đất của PCB có thể được kết nối với nối đất khung bằng cách cố định các vít để giảm thiểu diện tích của toàn bộ vòng lặp hiện tại, do đó giảm bức xạ điện từ.
21. Chúng ta nên bắt đầu với những khía cạnh nào để GỠ LỖI bảng mạch?
Đối với các mạch kỹ thuật số, trước tiên hãy xác định ba điều theo trình tự:
1. Xác minh rằng tất cả các giá trị cung cấp đều có kích thước cho thiết kế.Một số hệ thống có nhiều bộ cấp nguồn có thể yêu cầu các thông số kỹ thuật nhất định về thứ tự và tốc độ của một số bộ cấp nguồn.
2. Xác minh rằng tất cả các tần số tín hiệu đồng hồ đang hoạt động bình thường và không có vấn đề không đơn điệu trên các cạnh tín hiệu.
3. Xác nhận xem tín hiệu đặt lại có đáp ứng các yêu cầu thông số kỹ thuật hay không.Nếu tất cả những điều này là bình thường, chip sẽ gửi tín hiệu của chu kỳ (chu kỳ) đầu tiên.Tiếp theo, gỡ lỗi theo nguyên tắc hoạt động của hệ thống và giao thức xe buýt.
22. Khi kích thước của bảng mạch được cố định, nếu thiết kế cần cung cấp nhiều chức năng hơn, thường cần phải tăng mật độ dấu vết của PCB, nhưng điều này có thể dẫn đến sự can thiệp lẫn nhau của các dấu vết tăng lên, và tại đồng thời, các dấu vết quá mỏng để tăng trở kháng.Không hạ xuống được, xin các chuyên gia giới thiệu kỹ năng thiết kế PCB mật độ cao tốc độ cao (≥100MHz)?
Khi thiết kế PCB tốc độ cao và mật độ cao, nhiễu xuyên âm cần được đặc biệt chú ý vì nó có tác động lớn đến thời gian và tính toàn vẹn của tín hiệu.
Dưới đây là một số điều cần chú ý:
Kiểm soát tính liên tục và phù hợp của trở kháng đặc tính vết.
Kích thước của khoảng cách dấu vết.Nói chung, khoảng cách thường thấy gấp đôi chiều rộng của dòng.Tác động của khoảng cách theo dõi đối với thời gian và tính toàn vẹn của tín hiệu có thể được biết thông qua mô phỏng và có thể tìm thấy khoảng cách có thể chấp nhận được tối thiểu.Kết quả có thể thay đổi từ chip này sang chip khác.
Chọn phương pháp chấm dứt thích hợp.
Tránh các dấu vết ở lớp trên và lớp liền kề cùng hướng, hoặc thậm chí chồng chéo lên nhau, vì loại nhiễu xuyên âm này lớn hơn loại nhiễu xuyên âm của các dấu vết liền kề trên cùng một lớp.
Sử dụng vias mù/chôn để tăng diện tích dấu vết.Nhưng chi phí sản xuất bảng mạch PCB sẽ tăng lên.Thực sự rất khó để đạt được sự song song hoàn toàn và độ dài bằng nhau trong quá trình triển khai thực tế, nhưng vẫn cần phải làm điều đó càng nhiều càng tốt.
Ngoài ra, đầu cuối vi sai và đầu cuối chế độ chung có thể được dành riêng để giảm thiểu tác động đến thời gian và tính toàn vẹn của tín hiệu.
23. Mạch lọc ở nguồn analog thường là mạch LC.Nhưng tại sao đôi khi LC lọc kém hiệu quả hơn RC?
Việc so sánh tác dụng của bộ lọc LC và RC phải xem xét dải tần cần lọc ra và việc lựa chọn giá trị điện cảm có phù hợp hay không.Bởi vì điện kháng cảm ứng (điện kháng) của cuộn cảm có liên quan đến giá trị và tần số điện cảm.
Nếu tần số nhiễu của nguồn điện thấp và giá trị điện cảm không đủ lớn, hiệu ứng lọc có thể không tốt bằng RC.Tuy nhiên, cái giá phải trả cho việc sử dụng lọc RC là điện trở tự tiêu thụ điện năng, kém hiệu quả hơn và cần chú ý đến mức điện trở mà điện trở được chọn có thể xử lý.
24. Nêu phương pháp chọn trị số điện cảm và điện dung khi lọc?
Ngoài tần số nhiễu muốn lọc ra, việc lựa chọn giá trị điện cảm còn xét đến khả năng đáp ứng của dòng điện tức thời.Nếu đầu ra của LC có cơ hội phát ra dòng điện lớn ngay lập tức, thì giá trị điện cảm quá lớn sẽ cản trở tốc độ của dòng điện lớn chạy qua cuộn cảm và làm tăng nhiễu gợn.Giá trị điện dung có liên quan đến kích thước của giá trị đặc điểm kỹ thuật tiếng ồn gợn sóng có thể được chấp nhận.
Yêu cầu giá trị nhiễu gợn sóng càng nhỏ thì giá trị tụ điện càng lớn.ESR/ESL của tụ điện cũng sẽ có tác động.Ngoài ra, nếu LC được đặt ở đầu ra của công suất điều chỉnh chuyển mạch, thì cũng cần chú ý đến ảnh hưởng của cực/không do LC tạo ra đối với độ ổn định của vòng điều khiển phản hồi âm..
25. Làm thế nào để đáp ứng tối đa các yêu cầu của EMC mà không gây quá nhiều áp lực về chi phí?
Chi phí tăng lên do EMC trên PCB thường là do số lượng lớp tiếp đất tăng lên để tăng cường hiệu ứng che chắn và bổ sung hạt ferit, cuộn cảm và các thiết bị triệt tiêu sóng hài tần số cao khác.Ngoài ra, thông thường cần phải hợp tác với các cấu trúc che chắn trên các cơ chế khác để làm cho toàn bộ hệ thống đáp ứng các yêu cầu EMC.Sau đây chỉ là một số mẹo thiết kế bo mạch PCB để giảm hiệu ứng bức xạ điện từ do mạch tạo ra.
Chọn một thiết bị có tốc độ quay càng chậm càng tốt để giảm các thành phần tần số cao do tín hiệu tạo ra.
Hãy chú ý đến vị trí của các thành phần tần số cao, không quá gần với các đầu nối bên ngoài.
Hãy chú ý đến sự kết hợp trở kháng của tín hiệu tốc độ cao, lớp dây và đường dẫn dòng điện trở lại của nó (đường dẫn dòng điện trở lại) để giảm phản xạ và bức xạ tần số cao.
Đặt các tụ điện tách rời đủ và thích hợp tại các chân nguồn của từng thiết bị để giảm tiếng ồn trên mặt phẳng nguồn và mặt đất.Đặc biệt chú ý đến việc đáp ứng tần số và đặc tính nhiệt độ của tụ điện có đáp ứng các yêu cầu thiết kế hay không.
Mặt đất gần đầu nối bên ngoài có thể được tách ra khỏi hệ thống một cách thích hợp và mặt đất của đầu nối phải được nối với mặt đất khung gầm gần đó.
Sử dụng hợp lý các dấu vết bảo vệ mặt đất/shunt bên cạnh một số tín hiệu tốc độ đặc biệt cao.Nhưng hãy chú ý đến ảnh hưởng của dấu vết bảo vệ/shunt đối với trở kháng đặc trưng của dấu vết.
Lớp năng lượng hướng vào trong 20H so với sự hình thành và H là khoảng cách giữa lớp năng lượng và sự hình thành.
26. Khi có nhiều khối chức năng kỹ thuật số/tương tự trong một bo mạch PCB, cách thông thường là tách nối đất kỹ thuật số/tương tự.Lý do là gì?
Lý do tách nối đất kỹ thuật số/tương tự là vì mạch kỹ thuật số sẽ tạo ra nhiễu trên nguồn điện và nối đất khi chuyển đổi giữa điện thế cao và thấp.Độ lớn của tiếng ồn có liên quan đến tốc độ của tín hiệu và độ lớn của dòng điện.Nếu mặt phẳng nền không được phân chia và nhiễu do mạch trong khu vực kỹ thuật số tạo ra lớn và mạch trong khu vực tương tự rất gần, thì ngay cả khi tín hiệu kỹ thuật số và tín hiệu tương tự không giao nhau, tín hiệu tương tự vẫn sẽ bị nhiễu bởi tiếng ồn mặt đất.Điều đó có nghĩa là, phương pháp không phân chia nền kỹ thuật số và tương tự chỉ có thể được sử dụng khi khu vực mạch tương tự cách xa khu vực mạch kỹ thuật số tạo ra tiếng ồn lớn.
27. Một cách tiếp cận khác là đảm bảo rằng bố cục riêng biệt kỹ thuật số/tương tự và các đường tín hiệu kỹ thuật số/tương tự không giao nhau, toàn bộ bảng mạch PCB không bị chia cắt và nối đất kỹ thuật số/tương tự với mặt phẳng nối đất này.Vấn đề ở đây là gì?
Yêu cầu mà các dấu vết tín hiệu kỹ thuật số-tương tự không thể giao nhau là do đường dẫn dòng điện trở lại (đường dẫn dòng trả về) của tín hiệu kỹ thuật số nhanh hơn một chút sẽ cố gắng chảy ngược trở lại nguồn của tín hiệu số dọc theo mặt đất gần cuối của dấu vết.chéo, tiếng ồn được tạo ra bởi dòng điện trở lại sẽ xuất hiện trong khu vực mạch tương tự.
28. Làm thế nào để xem xét vấn đề kết hợp trở kháng khi thiết kế sơ đồ thiết kế PCB tốc độ cao?
Khi thiết kế mạch PCB tốc độ cao, kết hợp trở kháng là một trong những yếu tố thiết kế.Giá trị trở kháng có mối quan hệ tuyệt đối với phương pháp định tuyến, chẳng hạn như đi bộ trên lớp bề mặt (microstrip) hoặc lớp bên trong (vạch sọc/vạch đôi), khoảng cách từ lớp tham chiếu (lớp nguồn hoặc lớp nền), chiều rộng dấu vết, PCB vật liệu, v.v. Cả hai sẽ ảnh hưởng đến giá trị trở kháng đặc trưng của dấu vết.
Điều đó có nghĩa là, giá trị trở kháng chỉ có thể được xác định sau khi nối dây.Phần mềm mô phỏng chung sẽ không thể xem xét một số điều kiện nối dây có trở kháng không liên tục do giới hạn của mô hình đường dây hoặc thuật toán toán học được sử dụng.Tại thời điểm này, chỉ một số đầu cuối (đầu cuối), chẳng hạn như điện trở nối tiếp, có thể được đặt trước trên sơ đồ nguyên lý.để giảm thiểu ảnh hưởng của sự gián đoạn trở kháng dấu vết.Giải pháp cơ bản thực sự cho vấn đề là cố gắng tránh gián đoạn trở kháng khi đi dây.
29. Tôi có thể cung cấp thư viện mô hình IBIS chính xác hơn ở đâu?
Độ chính xác của mô hình IBIS ảnh hưởng trực tiếp đến kết quả mô phỏng.Về cơ bản, IBIS có thể được coi là dữ liệu đặc tính điện của mạch tương đương của bộ đệm I/O chip thực tế, thường có thể thu được bằng cách chuyển đổi mô hình SPICE và dữ liệu của SPICE có mối quan hệ tuyệt đối với quá trình sản xuất chip, vì vậy cùng một thiết bị được cung cấp bởi các nhà sản xuất chip khác nhau.Dữ liệu trong SPICE khác và dữ liệu trong mô hình IBIS được chuyển đổi cũng sẽ khác theo.
Điều đó có nghĩa là, nếu các thiết bị của nhà sản xuất A được sử dụng, chỉ họ mới có khả năng cung cấp dữ liệu mô hình chính xác của thiết bị của họ, bởi vì không ai khác biết rõ hơn họ về quy trình thiết bị của họ được tạo ra.Nếu IBIS do nhà sản xuất cung cấp không chính xác, giải pháp duy nhất là liên tục yêu cầu nhà sản xuất cải thiện.
30. Khi thiết kế PCB tốc độ cao, người thiết kế nên xem xét các quy tắc của EMC và EMI từ những khía cạnh nào?
Nói chung, thiết kế EMI/EMC cần xem xét cả khía cạnh bức xạ và dẫn.Cái trước thuộc về phần tần số cao hơn (≥30MHz) và cái sau thuộc về phần tần số thấp hơn (≤30MHz).
Vì vậy, bạn không thể chỉ chú ý đến tần số cao và bỏ qua phần tần số thấp.Một thiết kế EMI/EMC tốt phải tính đến vị trí của thiết bị, cách sắp xếp ngăn xếp PCB, cách kết nối quan trọng, lựa chọn thiết bị, v.v. khi bắt đầu bố trí.Nếu không sắp xếp trước tốt hơn, có thể giải quyết sau Sẽ thu được kết quả gấp đôi với công sức bỏ ra chỉ bằng một nửa và tăng chi phí.
Ví dụ, vị trí của bộ tạo xung nhịp không nên càng gần với đầu nối bên ngoài càng tốt, tín hiệu tốc độ cao nên đi đến lớp bên trong càng xa càng tốt và chú ý đến tính liên tục của kết hợp trở kháng đặc tính và lớp tham chiếu để giảm phản xạ và độ dốc (tốc độ xoay) của tín hiệu do thiết bị đẩy phải càng nhỏ càng tốt để giảm mức cao Khi chọn tụ điện tách rời/bỏ qua, hãy chú ý xem đáp ứng tần số của nó có đáp ứng các yêu cầu để giảm tiếng ồn máy bay điện.
Ngoài ra, hãy chú ý đến đường trở về của dòng tín hiệu tần số cao để làm cho diện tích vòng lặp càng nhỏ càng tốt (nghĩa là trở kháng vòng lặp càng nhỏ càng tốt) để giảm bức xạ.Cũng có thể kiểm soát phạm vi tiếng ồn tần số cao bằng cách chia đội hình.Cuối cùng, chọn đúng điểm nối đất của PCB và vỏ máy (chassis ground).
31. Chọn công cụ EDA như thế nào?
Trong phần mềm thiết kế pcb hiện tại, phân tích nhiệt không phải là điểm mạnh, vì vậy không nên sử dụng nó.Đối với các chức năng khác 1.3.4, bạn có thể chọn PADS hoặc Cadence, tỷ lệ hiệu suất và giá cả đều tốt.Những người mới bắt đầu thiết kế PLD có thể sử dụng môi trường tích hợp do các nhà sản xuất chip PLD cung cấp và các công cụ một điểm có thể được sử dụng khi thiết kế hơn một triệu cổng.
32. Hãy đề xuất một phần mềm EDA phù hợp để xử lý và truyền tín hiệu tốc độ cao.
Đối với thiết kế mạch thông thường, PADS của INNOVEDA rất tốt và có phần mềm mô phỏng phù hợp và loại thiết kế này thường chiếm 70% ứng dụng.Đối với thiết kế mạch tốc độ cao, mạch hỗn hợp analog và kỹ thuật số, giải pháp Cadence phải là một phần mềm có hiệu suất và giá cả tốt hơn.Tất nhiên, hiệu suất của Mentor vẫn rất tốt, đặc biệt là quản lý quy trình thiết kế của nó phải là tốt nhất.
33. Giải thích ý nghĩa của từng lớp bảng PCB
Topoverlay —- tên của thiết bị cấp cao nhất, còn được gọi là màn hình lụa hàng đầu hoặc huyền thoại thành phần hàng đầu, chẳng hạn như R1 C5,
IC10.bottomoverlay–tương tự đa lớp—–Nếu bạn thiết kế bảng 4 lớp, bạn đặt một miếng đệm trống hoặc thông qua, xác định nó là nhiều lớp, thì miếng đệm của nó sẽ tự động xuất hiện trên 4 lớp, nếu Bạn chỉ xác định nó là lớp trên cùng, thì phần đệm của nó sẽ chỉ xuất hiện ở lớp trên cùng.
34. Những khía cạnh nào cần được chú ý trong thiết kế, định tuyến và bố trí PCB tần số cao trên 2G?
PCB tần số cao trên 2G thuộc về thiết kế mạch tần số vô tuyến và không thuộc phạm vi thảo luận về thiết kế mạch kỹ thuật số tốc độ cao.Bố cục và định tuyến của mạch RF nên được xem xét cùng với sơ đồ nguyên lý, vì bố cục và định tuyến sẽ gây ra hiệu ứng phân phối.
Ngoài ra, một số thiết bị thụ động trong thiết kế mạch RF được thực hiện thông qua định nghĩa tham số và lá đồng có hình dạng đặc biệt.Do đó, các công cụ EDA được yêu cầu cung cấp các thiết bị tham số và chỉnh sửa lá đồng có hình dạng đặc biệt.
Máy trạm của Mentor có mô-đun thiết kế RF chuyên dụng đáp ứng các yêu cầu này.Hơn nữa, thiết kế tần số vô tuyến nói chung yêu cầu các công cụ phân tích mạch tần số vô tuyến đặc biệt, nổi tiếng nhất trong ngành là eesoft của Agilent, có giao diện tốt với các công cụ của Mentor.
35. Đối với thiết kế PCB tần số cao trên 2G, thiết kế vi dải phải tuân theo quy tắc nào?
Đối với việc thiết kế các đường vi dải RF, cần sử dụng các công cụ phân tích trường 3D để trích xuất các tham số đường truyền.Tất cả các quy tắc phải được chỉ định trong công cụ trích xuất trường này.
36. Đối với PCB có tất cả các tín hiệu kỹ thuật số, có một nguồn xung nhịp 80 MHz trên bo mạch.Ngoài việc sử dụng lưới thép (nối đất) thì cần sử dụng loại mạch bảo vệ nào để đảm bảo đủ khả năng truyền động?
Để đảm bảo khả năng lái xe của đồng hồ, nó không nên được thực hiện thông qua bảo vệ.Nói chung, đồng hồ được sử dụng để điều khiển chip.Mối quan tâm chung về khả năng điều khiển đồng hồ là do tải nhiều đồng hồ.Chip điều khiển đồng hồ được sử dụng để chuyển đổi một tín hiệu đồng hồ thành nhiều tín hiệu và kết nối điểm-điểm được thông qua.Khi chọn chip trình điều khiển, ngoài việc đảm bảo rằng nó về cơ bản phù hợp với tải và đáp ứng yêu cầu của cạnh tín hiệu (nói chung, đồng hồ là tín hiệu hiệu quả cạnh), khi tính toán thời gian của hệ thống, độ trễ của đồng hồ trong trình điều khiển con chip phải được tính đến.
37. Nếu sử dụng bảng tín hiệu đồng hồ riêng, loại giao diện nào thường được sử dụng để đảm bảo việc truyền tín hiệu đồng hồ ít bị ảnh hưởng hơn?
Tín hiệu đồng hồ càng ngắn thì hiệu ứng đường truyền càng nhỏ.Sử dụng bảng tín hiệu đồng hồ riêng sẽ tăng độ dài định tuyến tín hiệu.Và nguồn điện nối đất của bo mạch cũng là một vấn đề.Để truyền đường dài, nên sử dụng tín hiệu vi sai.Size L có thể đáp ứng yêu cầu về dung lượng ổ, nhưng xung nhịp của bạn không quá nhanh thì không cần thiết.
38, 27M, dòng đồng hồ SDRAM (80M-90M), sóng hài thứ hai và thứ ba của các dòng đồng hồ này chỉ nằm trong dải VHF và nhiễu rất lớn sau khi tần số cao đi vào từ đầu thu.Ngoài cách rút ngắn độ dài đoạn dây còn có cách nào hay nữa?
Nếu sóng hài thứ ba lớn và sóng hài thứ hai nhỏ, có thể là do chu kỳ nhiệm vụ của tín hiệu là 50%, bởi vì trong trường hợp này, tín hiệu không có sóng hài.Tại thời điểm này, cần phải sửa đổi chu kỳ nhiệm vụ của tín hiệu.Ngoài ra, nếu tín hiệu đồng hồ là một chiều, thì kết hợp chuỗi cuối nguồn thường được sử dụng.Điều này ngăn chặn các phản xạ thứ cấp mà không ảnh hưởng đến tốc độ xung nhịp.Có thể thu được giá trị phù hợp ở đầu nguồn bằng cách sử dụng công thức trong hình bên dưới.
39. Cấu trúc liên kết của hệ thống dây điện là gì?
Cấu trúc liên kết, một số còn được gọi là thứ tự định tuyến.Đối với thứ tự nối dây của mạng được kết nối nhiều cổng.
40. Làm cách nào để điều chỉnh cấu trúc liên kết của dây để cải thiện tính toàn vẹn của tín hiệu?
Loại hướng tín hiệu mạng này phức tạp hơn, bởi vì đối với tín hiệu một chiều, hai chiều và tín hiệu ở các cấp độ khác nhau, cấu trúc liên kết có ảnh hưởng khác nhau và rất khó để nói cấu trúc liên kết nào có lợi cho chất lượng tín hiệu.Hơn nữa, khi thực hiện tiền mô phỏng, việc sử dụng cấu trúc liên kết nào đòi hỏi rất cao đối với các kỹ sư và đòi hỏi sự hiểu biết về nguyên lý mạch, loại tín hiệu và thậm chí cả những khó khăn về đấu dây.
41. Làm cách nào để giảm thiểu sự cố EMI bằng cách sắp xếp stackup?
Trước hết, EMI nên được xem xét từ hệ thống và một mình PCB không thể giải quyết vấn đề.Đối với EMI, tôi nghĩ rằng xếp chồng chủ yếu là để cung cấp đường dẫn trở lại tín hiệu ngắn nhất, giảm diện tích khớp nối và triệt tiêu nhiễu chế độ vi sai.Ngoài ra, lớp nền và lớp nguồn được kết hợp chặt chẽ và phần mở rộng lớn hơn lớp nguồn một cách thích hợp, điều này rất tốt cho việc triệt tiêu nhiễu ở chế độ chung.
42. Tại sao đồng được đặt?
Nói chung, có một số lý do để đặt đồng.
1. Điện từ trường.Đối với đồng nối đất hoặc nguồn điện diện tích lớn, nó sẽ đóng vai trò che chắn và một số loại đặc biệt, chẳng hạn như PGND, sẽ đóng vai trò bảo vệ.
2. Yêu cầu quy trình PCB.Nói chung, để đảm bảo hiệu quả của quá trình mạ điện hoặc cán màng mà không bị biến dạng, đồng được đặt trên lớp PCB với ít dây hơn.
3. Yêu cầu về tính toàn vẹn của tín hiệu, cung cấp cho tín hiệu kỹ thuật số tần số cao một đường dẫn trở lại hoàn chỉnh và giảm hệ thống dây điện của mạng DC.Tất nhiên, cũng có những lý do để tản nhiệt, lắp đặt thiết bị đặc biệt cần đặt đồng, v.v.
43. Trong một hệ thống bao gồm dsp và pld, khi đấu dây cần chú ý vấn đề gì?
Nhìn vào tỷ lệ tốc độ tín hiệu của bạn với chiều dài của hệ thống dây điện.Nếu độ trễ của tín hiệu trên đường truyền tương đương với thời gian của cạnh thay đổi tín hiệu, thì vấn đề về tính toàn vẹn của tín hiệu cần được xem xét.Ngoài ra, đối với nhiều DSP, cấu trúc liên kết định tuyến tín hiệu dữ liệu và đồng hồ cũng sẽ ảnh hưởng đến chất lượng và thời gian của tín hiệu, điều này cần được chú ý.
44. Ngoài tool nối dây protel còn có tool nào tốt nữa không?
Về công cụ, ngoài PROTEL, còn có nhiều công cụ đi dây, chẳng hạn như WG2000, EN2000 series và powerpcb của MENTOR, allegro của Cadence, cadstar của zuken, cr5000, v.v., mỗi loại có thế mạnh riêng.
45. “Đường hồi tín hiệu” là gì?
Đường dẫn trở lại tín hiệu, nghĩa là, trở lại hiện tại.Khi tín hiệu kỹ thuật số tốc độ cao được truyền đi, tín hiệu sẽ truyền từ trình điều khiển dọc theo đường truyền PCB đến tải, sau đó tải quay trở lại đầu trình điều khiển dọc theo mặt đất hoặc nguồn điện thông qua con đường ngắn nhất.
Tín hiệu trở lại này trên mặt đất hoặc nguồn điện được gọi là đường dẫn tín hiệu trở lại.Tiến sĩ Johnson đã giải thích trong cuốn sách của mình rằng việc truyền tín hiệu tần số cao thực chất là một quá trình nạp điện dung điện môi được kẹp giữa đường truyền và lớp DC.Những gì SI phân tích là các đặc tính điện từ của lớp vỏ này và sự ghép nối giữa chúng.
46. Làm thế nào để tiến hành phân tích SI trên đầu nối?
Trong đặc tả IBIS3.2, có mô tả về mô hình trình kết nối.Nói chung sử dụng mô hình EBD.Nếu đó là một bảng đặc biệt, chẳng hạn như bảng nối đa năng, thì cần có kiểu SPICE.Bạn cũng có thể sử dụng phần mềm mô phỏng nhiều bảng (HYPERLYNX hoặc IS_multiboard).Khi xây dựng một hệ thống nhiều bảng, hãy nhập các tham số phân phối của các đầu nối, thông số này thường được lấy từ hướng dẫn sử dụng đầu nối.Tất nhiên, phương pháp này sẽ không đủ chính xác, nhưng miễn là nó nằm trong phạm vi chấp nhận được.
47. Các phương pháp chấm dứt là gì?
Kết thúc (terminal) hay còn gọi là kết hợp.Nói chung, theo vị trí khớp, nó được chia thành khớp cuối tích cực và khớp cuối.Trong số đó, khớp nguồn nói chung là khớp nối tiếp điện trở và khớp đầu cuối nói chung là khớp song song.Có nhiều cách, bao gồm kéo điện trở lên, kéo xuống điện trở, khớp Thevenin, khớp AC và khớp diode Schottky.
48. Yếu tố nào quyết định cách chấm dứt (khớp)?
Phương pháp khớp thường được xác định bởi các đặc tính của BUFFER, điều kiện cấu trúc liên kết, loại mức và phương pháp phán đoán, đồng thời cũng nên xem xét chu kỳ nhiệm vụ tín hiệu và mức tiêu thụ điện năng của hệ thống.
49. Các quy tắc cho cách chấm dứt (khớp) là gì?
Vấn đề quan trọng nhất trong các mạch kỹ thuật số là vấn đề thời gian.Mục đích của việc thêm kết hợp là để cải thiện chất lượng tín hiệu và thu được tín hiệu có thể xác định tại thời điểm phán đoán.Đối với tín hiệu hiệu dụng mức, chất lượng tín hiệu ổn định với tiền đề đảm bảo thời gian thiết lập và duy trì;đối với các tín hiệu hiệu quả bị trễ, với tiền đề đảm bảo tính đơn điệu của độ trễ tín hiệu, tốc độ trễ thay đổi tín hiệu đáp ứng các yêu cầu.Có một số tài liệu về khớp trong sách giáo khoa về sản phẩm Mentor ICX.
Ngoài ra, “Sổ tay thiết kế kỹ thuật số tốc độ cao về ma thuật đen” có một chương dành riêng cho thiết bị đầu cuối, mô tả vai trò của việc khớp với tính toàn vẹn của tín hiệu theo nguyên lý của sóng điện từ, có thể dùng để tham khảo.
50. Tôi có thể sử dụng mô hình IBIS của thiết bị để mô phỏng chức năng logic của thiết bị không?Nếu không, làm cách nào để thực hiện các mô phỏng ở cấp độ bo mạch và cấp độ hệ thống của mạch?
Các mô hình IBIS là các mô hình cấp độ hành vi và không thể được sử dụng để mô phỏng chức năng.Để mô phỏng chức năng, cần có các mô hình SPICE hoặc các mô hình cấp độ cấu trúc khác.
51. Trong một hệ thống kỹ thuật số và tương tự cùng tồn tại, có hai phương pháp xử lý.Một là tách mặt đất kỹ thuật số khỏi mặt đất tương tự.Các hạt được kết nối, nhưng nguồn điện không được tách ra;khác là nguồn điện tương tự và nguồn điện kỹ thuật số được tách ra và kết nối với FB, và mặt đất là một mặt đất thống nhất.Tôi muốn hỏi ông Li, liệu hiệu quả của hai phương pháp này có giống nhau không?
Cần phải nói rằng nó giống nhau về nguyên tắc.Bởi vì nguồn điện và mặt đất tương đương với tín hiệu tần số cao.
Mục đích của việc phân biệt giữa các bộ phận tương tự và kỹ thuật số là để chống nhiễu, chủ yếu là sự can thiệp của các mạch kỹ thuật số với các mạch tương tự.Tuy nhiên, việc phân đoạn có thể dẫn đến đường dẫn trở lại tín hiệu không đầy đủ, ảnh hưởng đến chất lượng tín hiệu của tín hiệu số và ảnh hưởng đến chất lượng EMC của hệ thống.
Do đó, bất kể mặt phẳng nào được chia, nó phụ thuộc vào việc đường dẫn tín hiệu trở lại có được mở rộng hay không và mức độ tín hiệu trở lại can thiệp vào tín hiệu làm việc bình thường.Hiện nay cũng có một số thiết kế hỗn hợp, không phân biệt nguồn điện và mặt đất, khi bố trí nên tách bố cục và đi dây theo phần kỹ thuật số và phần tương tự để tránh tín hiệu xuyên vùng.
52. Các quy định về an toàn: Ý nghĩa cụ thể của FCC và EMC là gì?
FCC: ủy ban truyền thông liên bang Ủy ban truyền thông Hoa Kỳ
EMC: tương thích điện từ tương thích điện từ
FCC là một tổ chức tiêu chuẩn, EMC là một tiêu chuẩn.Việc ban hành tiêu chuẩn phải có lý do, tiêu chuẩn và phương pháp kiểm tra tương ứng.
53. Phân phối chênh lệch là gì?
Các tín hiệu vi sai, một số còn được gọi là tín hiệu vi sai, sử dụng hai tín hiệu giống hệt nhau, có cực tính ngược nhau để truyền một kênh dữ liệu và dựa vào mức chênh lệch mức của hai tín hiệu để phán đoán.Để đảm bảo rằng hai tín hiệu hoàn toàn nhất quán, chúng phải được giữ song song trong quá trình nối dây và độ rộng của dòng và khoảng cách dòng không thay đổi.
54. Phần mềm mô phỏng PCB là gì?
Có nhiều loại mô phỏng, phần mềm mô phỏng phân tích tính toàn vẹn tín hiệu mạch kỹ thuật số tốc độ cao (SI) thường được sử dụng là icx, signalvision, hyperlynx, XTK, Spectrum, v.v. Một số cũng sử dụng Hspice.
55. Phần mềm mô phỏng PCB thực hiện mô phỏng LAYOUT như thế nào?
Trong các mạch kỹ thuật số tốc độ cao, để cải thiện chất lượng tín hiệu và giảm độ khó của việc đi dây, bảng nhiều lớp thường được sử dụng để gán các lớp nguồn và lớp tiếp đất đặc biệt.
56. Cách xử lý bố trí và đi dây để đảm bảo độ ổn định của tín hiệu trên 50M
Chìa khóa của hệ thống dây tín hiệu kỹ thuật số tốc độ cao là giảm tác động của đường truyền lên chất lượng tín hiệu.Do đó, việc bố trí tín hiệu tốc độ cao trên 100M yêu cầu dấu vết tín hiệu càng ngắn càng tốt.Trong các mạch kỹ thuật số, tín hiệu tốc độ cao được xác định bởi thời gian trễ tăng tín hiệu.Hơn nữa, các loại tín hiệu khác nhau (như TTL, GTL, LVTTL) có các phương pháp khác nhau để đảm bảo chất lượng tín hiệu.
57. Phần RF của dàn nóng, phần tần số trung gian và thậm chí cả phần mạch tần số thấp giám sát dàn nóng thường được triển khai trên cùng một PCB.Các yêu cầu đối với vật liệu của PCB như vậy là gì?Làm thế nào để ngăn RF, IF và thậm chí cả mạch tần số thấp can thiệp lẫn nhau?
Thiết kế mạch lai là một vấn đề lớn.Khó có giải pháp hoàn hảo.
Nói chung, mạch tần số vô tuyến được bố trí và nối dây như một bảng đơn độc lập trong hệ thống, thậm chí còn có một khoang che chắn đặc biệt.Hơn nữa, mạch RF nói chung là một mặt hoặc hai mặt, và mạch tương đối đơn giản, tất cả đều nhằm giảm tác động đến các tham số phân phối của mạch RF và cải thiện tính nhất quán của hệ thống RF.
So với vật liệu FR4 chung, bảng mạch RF có xu hướng sử dụng chất nền Q cao.Hằng số điện môi của vật liệu này tương đối nhỏ, điện dung phân tán của đường truyền nhỏ, trở kháng cao và độ trễ truyền tín hiệu nhỏ.Trong thiết kế mạch lai, mặc dù mạch RF và mạch kỹ thuật số được xây dựng trên cùng một PCB, nhưng chúng thường được chia thành vùng mạch RF và vùng mạch kỹ thuật số, được bố trí và đi dây riêng biệt.Sử dụng vias mặt đất và hộp che chắn giữa chúng.
58. Đối với phần RF, phần tần số trung gian và phần mạch tần số thấp được triển khai trên cùng một PCB, cố vấn có giải pháp gì?
Phần mềm thiết kế hệ thống cấp bo mạch của Mentor, ngoài các chức năng thiết kế mạch cơ bản, còn có mô-đun thiết kế RF chuyên dụng.Trong mô-đun thiết kế sơ đồ RF, mô hình thiết bị được tham số hóa được cung cấp và giao diện hai chiều với các công cụ mô phỏng và phân tích mạch RF như EESOFT được cung cấp;trong mô-đun BỐ TRÍ RF, chức năng chỉnh sửa mẫu được sử dụng đặc biệt để bố trí mạch RF và nối dây, đồng thời cũng có Giao diện hai chiều của các công cụ mô phỏng và phân tích mạch RF như EESOFT có thể dán nhãn đảo ngược kết quả phân tích và mô phỏng trở lại sơ đồ nguyên lý và PCB.
Đồng thời, sử dụng chức năng quản lý thiết kế của phần mềm Mentor, có thể dễ dàng thực hiện việc tái sử dụng thiết kế, tạo ra thiết kế và hợp tác thiết kế.Tăng tốc đáng kể quá trình thiết kế mạch lai.Bảng điện thoại di động là một thiết kế mạch hỗn hợp điển hình và nhiều nhà sản xuất thiết kế điện thoại di động lớn sử dụng Mentor cộng với eesoft của Angelon làm nền tảng thiết kế.
59. Cơ cấu sản phẩm của Mentor là gì?
Các công cụ PCB của Mentor Graphics bao gồm sê-ri WG (trước đây là veribest) và sê-ri Enterprise (boardstation).
60. Phần mềm thiết kế PCB của Mentor hỗ trợ BGA, PGA, COB và các gói khác như thế nào?
RE tự động của Mentor, được phát triển từ việc mua lại Veribest, là bộ định tuyến mọi góc, không lưới đầu tiên trong ngành.Như chúng ta đã biết, đối với mảng lưới bóng, thiết bị COB, bộ định tuyến không có lưới và mọi góc là chìa khóa để giải quyết tốc độ định tuyến.Trong RE tự động mới nhất, các chức năng như đẩy vias, lá đồng, REROUTE, v.v. đã được thêm vào để thuận tiện hơn khi sử dụng.Ngoài ra, nó hỗ trợ định tuyến tốc độ cao, bao gồm định tuyến tín hiệu và định tuyến cặp vi sai với các yêu cầu về thời gian trễ.
61. Phần mềm thiết kế PCB của Mentor xử lý các cặp dây vi sai như thế nào?
Sau khi phần mềm Mentor xác định các thuộc tính của cặp vi sai, hai cặp vi sai có thể được định tuyến cùng nhau và độ rộng đường, khoảng cách và chiều dài của cặp vi sai được đảm bảo nghiêm ngặt.Chúng có thể được tách tự động khi gặp chướng ngại vật và có thể chọn phương thức thông qua khi thay đổi lớp.
62. Trên một bảng mạch PCB 12 lớp có ba lớp cấp nguồn 2.2v, 3.3v, 5v, mỗi lớp trong ba lớp cấp nguồn nằm trên một lớp.Làm thế nào để đối phó với dây nối đất?
Nói chung, ba bộ nguồn được bố trí tương ứng trên tầng thứ ba, điều này sẽ tốt hơn cho chất lượng tín hiệu.Vì ít có khả năng tín hiệu sẽ bị phân chia trên các lớp mặt phẳng.Phân đoạn chéo là một yếu tố quan trọng ảnh hưởng đến chất lượng tín hiệu thường bị phần mềm mô phỏng bỏ qua.Đối với mặt phẳng công suất và mặt phẳng nối đất, nó tương đương với tín hiệu tần số cao.Trong thực tế, ngoài việc xem xét chất lượng tín hiệu, khớp nối mặt phẳng nguồn (sử dụng mặt phẳng tiếp đất liền kề để giảm trở kháng AC của mặt phẳng nguồn) và tính đối xứng xếp chồng là tất cả các yếu tố cần được xem xét.
63. Làm cách nào để kiểm tra xem PCB có đáp ứng các yêu cầu của quy trình thiết kế khi xuất xưởng hay không?
Nhiều nhà sản xuất PCB phải trải qua kiểm tra tính liên tục của mạng bật nguồn trước khi quá trình xử lý PCB hoàn tất để đảm bảo rằng tất cả các kết nối đều chính xác.Đồng thời, ngày càng có nhiều nhà sản xuất sử dụng thử nghiệm tia X để kiểm tra một số lỗi trong quá trình khắc hoặc cán màng.
Đối với bo mạch đã hoàn thành sau khi xử lý bản vá, kiểm tra kiểm tra CNTT-TT thường được sử dụng, điều này yêu cầu thêm các điểm kiểm tra CNTT-TT trong quá trình thiết kế PCB.Nếu có vấn đề, thiết bị kiểm tra tia X đặc biệt cũng có thể được sử dụng để loại trừ liệu lỗi có phải do quá trình xử lý hay không.
64. “Bảo vệ cơ chế” có phải là bảo vệ vỏ không?
Đúng.Vỏ phải càng kín càng tốt, sử dụng ít hoặc không sử dụng vật liệu dẫn điện và được nối đất càng nhiều càng tốt.
65. Khi chọn chip có cần xem xét vấn đề esd của chính chip không?
Cho dù đó là bảng hai lớp hay bảng nhiều lớp, diện tích của mặt đất nên được tăng lên càng nhiều càng tốt.Khi chọn chip, cần xem xét các đặc tính ESD của chip.Chúng thường được đề cập trong phần mô tả chip và thậm chí hiệu suất của cùng một chip từ các nhà sản xuất khác nhau sẽ khác nhau.
Hãy chú ý nhiều hơn đến thiết kế và xem xét nó một cách toàn diện hơn, và hiệu suất của bảng mạch sẽ được đảm bảo ở một mức độ nhất định.Nhưng vấn đề về ESD vẫn có thể xuất hiện, vì vậy việc bảo vệ tổ chức cũng rất quan trọng đối với việc bảo vệ ESD.
66. Khi làm bảng pcb, để giảm nhiễu, dây nối đất có nên dạng kín không?
Nói chung, khi chế tạo bảng PCB, cần phải giảm diện tích vòng lặp để giảm nhiễu.Khi đặt dây nối đất không được đặt ở dạng khép kín mà nên đặt theo hình đuôi gai.Diện tích trái đất.
67. Nếu bộ mô phỏng sử dụng một nguồn điện và bo mạch pcb sử dụng một nguồn điện, thì có nên nối đất của hai nguồn điện với nhau không?
Sẽ tốt hơn nếu có thể sử dụng một nguồn điện riêng, vì không dễ gây nhiễu giữa các nguồn điện, nhưng hầu hết các thiết bị đều có các yêu cầu cụ thể.Vì trình giả lập và bo mạch PCB sử dụng hai nguồn điện, tôi không nghĩ chúng nên chia sẻ cùng một nền tảng.
68. Một mạch điện gồm nhiều bảng mạch pcb.Họ có nên chia sẻ mặt bằng?
Một mạch bao gồm một số PCB, hầu hết trong số đó yêu cầu một điểm chung, bởi vì việc sử dụng nhiều nguồn điện trong một mạch là không thực tế.Nhưng nếu bạn có điều kiện cụ thể, bạn có thể sử dụng một bộ nguồn khác, tất nhiên độ nhiễu sẽ nhỏ hơn.
69. Thiết kế sản phẩm cầm tay có màn hình LCD và vỏ kim loại.Khi kiểm tra ESD, nó không thể vượt qua bài kiểm tra ICE-1000-4-2, LIÊN HỆ chỉ có thể vượt qua 1100V và AIR có thể vượt qua 6000V.Trong thử nghiệm khớp nối ESD, chiều ngang chỉ có thể vượt qua 3000V và chiều dọc có thể vượt qua 4000V.Tần số CPU là 33MHZ.Có cách nào để vượt qua bài kiểm tra ESD không?
Các sản phẩm cầm tay là vỏ kim loại, do đó, các vấn đề về ESD phải rõ ràng hơn và màn hình LCD cũng có thể có nhiều hiện tượng bất lợi hơn.Nếu không có cách nào để thay đổi vật liệu kim loại hiện có, thì nên thêm vật liệu chống điện vào bên trong cơ chế để tăng cường khả năng tiếp đất của PCB, đồng thời tìm cách tiếp đất cho LCD.Tất nhiên, hoạt động như thế nào phụ thuộc vào tình hình cụ thể.
70. Khi thiết kế một hệ thống có chứa DSP và PLD, ESD nên được xem xét ở những khía cạnh nào?
Đối với hệ thống chung, chủ yếu nên xem xét các bộ phận tiếp xúc trực tiếp với cơ thể con người, và nên thực hiện bảo vệ thích hợp trên mạch và cơ chế.Về mức độ ảnh hưởng của ESD đối với hệ thống, nó phụ thuộc vào các tình huống khác nhau.
Thời gian đăng: 19-03-2023