1. সাধারণ নিয়ম
1.1 ডিজিটাল, এনালগ, এবং DAA সিগন্যাল ওয়্যারিং এলাকাগুলি PCB-তে পূর্ব-বিভক্ত।
1.2 ডিজিটাল এবং অ্যানালগ উপাদান এবং সংশ্লিষ্ট ওয়্যারিং যতটা সম্ভব আলাদা করা উচিত এবং তাদের নিজস্ব ওয়্যারিং এলাকায় স্থাপন করা উচিত।
1.3 উচ্চ-গতির ডিজিটাল সিগন্যাল ট্রেস যতটা সম্ভব ছোট হওয়া উচিত।
1.4 সংবেদনশীল এনালগ সিগন্যাল ট্রেস যতটা সম্ভব ছোট রাখুন।
1.5 শক্তি এবং স্থলের যুক্তিসঙ্গত বন্টন।
1.6 DGND, AGND, এবং ক্ষেত্র আলাদা করা হয়েছে।
1.7 পাওয়ার সাপ্লাই এবং ক্রিটিক্যাল সিগন্যাল ট্রেসের জন্য প্রশস্ত তার ব্যবহার করুন।
1.8 ডিজিটাল সার্কিটটি সমান্তরাল বাস/সিরিয়াল ডিটিই ইন্টারফেসের কাছে এবং ডিএএ সার্কিটটি টেলিফোন লাইন ইন্টারফেসের কাছে স্থাপন করা হয়।
2. উপাদান স্থাপন
2.1 সিস্টেম সার্কিট স্কিম্যাটিক ডায়াগ্রামে:
ক) ডিজিটাল, এনালগ, ডিএএ সার্কিট এবং তাদের সম্পর্কিত সার্কিটগুলি ভাগ করুন;
খ) প্রতিটি সার্কিটে ডিজিটাল, এনালগ, মিশ্র ডিজিটাল/অ্যানালগ উপাদানগুলি ভাগ করুন;
গ) প্রতিটি আইসি চিপের পাওয়ার সাপ্লাই এবং সিগন্যাল পিনের অবস্থানের দিকে মনোযোগ দিন।
2.2 প্রাথমিকভাবে PCB-তে ডিজিটাল, অ্যানালগ এবং DAA সার্কিটের ওয়্যারিং এরিয়া ভাগ করুন (সাধারণ অনুপাত 2/1/1), এবং ডিজিটাল এবং অ্যানালগ উপাদান এবং তাদের সংশ্লিষ্ট ওয়্যারিংগুলিকে যতটা সম্ভব দূরে রাখুন এবং তাদের নিজ নিজ জায়গায় সীমাবদ্ধ করুন। তারের এলাকা।
দ্রষ্টব্য: যখন DAA সার্কিট একটি বৃহৎ অনুপাত দখল করে, তখন তার ওয়্যারিং এরিয়ার মধ্য দিয়ে যাওয়া আরও নিয়ন্ত্রণ/স্থিতি সংকেত ট্রেস থাকবে, যা স্থানীয় প্রবিধান অনুযায়ী সামঞ্জস্য করা যেতে পারে, যেমন কম্পোনেন্ট স্পেসিং, উচ্চ ভোল্টেজ দমন, বর্তমান সীমা ইত্যাদি।
2.3 প্রাথমিক বিভাগ সম্পূর্ণ হওয়ার পরে, সংযোগকারী এবং জ্যাক থেকে উপাদান স্থাপন করা শুরু করুন:
ক) প্লাগ-ইনটির অবস্থান সংযোগকারী এবং জ্যাকের চারপাশে সংরক্ষিত;
খ) উপাদানগুলির চারপাশে পাওয়ার এবং গ্রাউন্ড ওয়্যারিংয়ের জন্য জায়গা ছেড়ে দিন;
গ) সকেটের চারপাশে সংশ্লিষ্ট প্লাগ-ইনটির অবস্থান আলাদা করে রাখুন।
2.4 প্রথম স্থানে হাইব্রিড উপাদান (যেমন মডেম ডিভাইস, A/D, D/A রূপান্তর চিপ, ইত্যাদি):
ক) উপাদানগুলির স্থান নির্ধারণের দিক নির্ণয় করুন এবং ডিজিটাল সিগন্যাল এবং এনালগ সিগন্যাল পিনগুলি তাদের নিজ নিজ ওয়্যারিং এলাকার মুখোমুখি করার চেষ্টা করুন;
b) ডিজিটাল এবং এনালগ সিগন্যাল রাউটিং এলাকার সংযোগস্থলে উপাদান রাখুন।
2.5 সমস্ত এনালগ ডিভাইস রাখুন:
ক) ডিএএ সার্কিট সহ অ্যানালগ সার্কিটের উপাদান রাখুন;
খ) এনালগ ডিভাইসগুলি একে অপরের কাছাকাছি স্থাপন করা হয় এবং PCB এর পাশে স্থাপন করা হয় যাতে TXA1, TXA2, RIN, VC এবং VREF সংকেত ট্রেস অন্তর্ভুক্ত থাকে;
গ) TXA1, TXA2, RIN, VC, এবং VREF সংকেত ট্রেসের চারপাশে উচ্চ-শব্দের উপাদান স্থাপন করা এড়িয়ে চলুন;
d) সিরিয়াল DTE মডিউলের জন্য, DTE EIA/TIA-232-E
সিরিজ ইন্টারফেস সিগন্যালের রিসিভার/ড্রাইভার যতটা সম্ভব সংযোগকারীর কাছাকাছি এবং উচ্চ-ফ্রিকোয়েন্সি ক্লক সিগন্যাল রাউটিং থেকে দূরে থাকা উচিত যাতে প্রতিটি লাইনে শব্দ দমনকারী ডিভাইস যেমন চোক কয়েল এবং ক্যাপাসিটর যোগ করা কমানো/এড়ানো যায়।
2.6 ডিজিটাল উপাদান এবং ডিকপলিং ক্যাপাসিটার রাখুন:
ক) তারের দৈর্ঘ্য কমাতে ডিজিটাল উপাদানগুলিকে একত্রে স্থাপন করা হয়;
b) IC এর পাওয়ার সাপ্লাই এবং গ্রাউন্ডের মধ্যে একটি 0.1uF ডিকপলিং ক্যাপাসিটর রাখুন এবং EMI কমাতে সংযোগকারী তারগুলি যতটা সম্ভব ছোট রাখুন;
গ) সমান্তরাল বাস মডিউলগুলির জন্য, উপাদানগুলি একে অপরের কাছাকাছি থাকে
অ্যাপ্লিকেশন বাস ইন্টারফেস মান মেনে চলার জন্য সংযোগকারী প্রান্তে স্থাপন করা হয়, যেমন ISA বাস লাইনের দৈর্ঘ্য 2.5in পর্যন্ত সীমাবদ্ধ;
d) সিরিয়াল DTE মডিউলগুলির জন্য, ইন্টারফেস সার্কিট সংযোগকারীর কাছাকাছি;
e) ক্রিস্টাল অসিলেটর সার্কিট যতটা সম্ভব তার ড্রাইভিং ডিভাইসের কাছাকাছি হওয়া উচিত।
2.7 প্রতিটি এলাকার স্থল তারগুলি সাধারণত 0 ওহম প্রতিরোধক বা পুঁতি দিয়ে এক বা একাধিক বিন্দুতে সংযুক্ত থাকে।
3. সংকেত রাউটিং
3.1 মডেম সিগন্যাল রাউটিং-এ, শব্দ প্রবণ সিগন্যাল লাইন এবং হস্তক্ষেপের জন্য সংবেদনশীল সিগন্যাল লাইনগুলি যতটা সম্ভব দূরে রাখতে হবে।যদি এটি অনিবার্য হয়, বিচ্ছিন্ন করার জন্য একটি নিরপেক্ষ সংকেত লাইন ব্যবহার করুন।
3.2 ডিজিটাল সিগন্যাল ওয়্যারিং যতটা সম্ভব ডিজিটাল সিগন্যাল ওয়্যারিং এলাকায় স্থাপন করা উচিত;
অ্যানালগ সিগন্যাল ওয়্যারিং যতটা সম্ভব এনালগ সিগন্যাল ওয়্যারিং এলাকায় স্থাপন করা উচিত;
(বিচ্ছিন্নতার চিহ্নগুলিকে সীমাবদ্ধ করার জন্য আগে থেকে স্থাপন করা যেতে পারে যাতে ট্রেসগুলিকে রাউটিং এরিয়া থেকে রাউটিং করা না হয়)
ডিজিটাল সিগন্যাল ট্রেস এবং এনালগ সিগন্যাল ট্রেস ক্রস-কাপলিং কমাতে লম্ব।
3.3 অ্যানালগ সংকেত রাউটিং এলাকায় অ্যানালগ সংকেত ট্রেসগুলিকে সীমাবদ্ধ করতে বিচ্ছিন্ন ট্রেস (সাধারণত স্থল) ব্যবহার করুন।
ক) এনালগ এলাকায় বিচ্ছিন্ন স্থল চিহ্নগুলি পিসিবি বোর্ডের উভয় পাশে এনালগ সংকেত ওয়্যারিং এলাকার চারপাশে সাজানো হয়, যার রেখা প্রস্থ 50-100mil;
b) ডিজিটাল এলাকায় বিচ্ছিন্ন গ্রাউন্ড ট্রেসগুলি পিসিবি বোর্ডের উভয় পাশের ডিজিটাল সিগন্যাল ওয়্যারিং এলাকার চারপাশে ঘুরানো হয়, যার একটি লাইন প্রস্থ 50-100mil, এবং PCB বোর্ডের এক পাশের প্রস্থ 200mil হওয়া উচিত।
3.4 সমান্তরাল বাস ইন্টারফেস সিগন্যাল লাইন প্রস্থ > 10mil (সাধারণত 12-15mil), যেমন /HCS, /HRD, /HWT, /RESET।
3.5 এনালগ সিগন্যাল ট্রেসের লাইন প্রস্থ হল >10mil (সাধারণত 12-15mil), যেমন MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT।
3.6 অন্যান্য সমস্ত সিগন্যাল ট্রেস যতটা সম্ভব প্রশস্ত হওয়া উচিত, লাইনের প্রস্থ 5mil (সাধারণভাবে 10mil) হওয়া উচিত, এবং উপাদানগুলির মধ্যে ট্রেসগুলি যতটা সম্ভব ছোট হওয়া উচিত (ডিভাইসগুলি রাখার সময় প্রাক-বিবেচনা বিবেচনা করা উচিত)।
3.7 সংশ্লিষ্ট IC-তে বাইপাস ক্যাপাসিটরের লাইনের প্রস্থ 25mil> হতে হবে এবং যতটা সম্ভব ভায়াসের ব্যবহার এড়ানো উচিত।3.8 বিভিন্ন এলাকার মধ্য দিয়ে যাওয়া সিগন্যাল লাইনগুলি (যেমন সাধারণ নিম্ন-গতি নিয়ন্ত্রণ/স্থিতি সংকেত) উচিত এক বিন্দু (পছন্দের) বা দুটি পয়েন্টে বিচ্ছিন্ন স্থল তারের মধ্য দিয়ে যান।যদি ট্রেসটি শুধুমাত্র একপাশে থাকে, তাহলে বিচ্ছিন্ন গ্রাউন্ড ট্রেস PCB-এর অন্য দিকে যেতে পারে যাতে সংকেত ট্রেসটি এড়িয়ে যায় এবং এটি ক্রমাগত রাখা যায়।
3.9 উচ্চ-ফ্রিকোয়েন্সি সিগন্যাল রাউটিং এর জন্য 90-ডিগ্রি কোণ ব্যবহার করা এড়িয়ে চলুন এবং মসৃণ আর্কস বা 45-ডিগ্রি কোণ ব্যবহার করুন।
3.10 উচ্চ-ফ্রিকোয়েন্সি সিগন্যাল রাউটিং সংযোগের মাধ্যমে ব্যবহার কমাতে হবে।
3.11 ক্রিস্টাল অসিলেটর সার্কিট থেকে সমস্ত সিগন্যাল ট্রেস দূরে রাখুন।
3.12 উচ্চ-ফ্রিকোয়েন্সি সিগন্যাল রাউটিংয়ের জন্য, পরিস্থিতি এড়াতে একটি একক অবিচ্ছিন্ন রাউটিং ব্যবহার করা উচিত যেখানে রাউটিংয়ের কয়েকটি বিভাগ এক বিন্দু থেকে প্রসারিত হয়।
3.13 DAA সার্কিটে, ছিদ্রের (সমস্ত স্তর) চারপাশে কমপক্ষে 60mil একটি স্থান ছেড়ে দিন।
4. পাওয়ার সাপ্লাই
4.1 বিদ্যুৎ সংযোগের সম্পর্ক নির্ধারণ করুন।
4.2 ডিজিটাল সিগন্যাল ওয়্যারিং এরিয়াতে, একটি 0.1uF সিরামিক ক্যাপাসিটরের সাথে সমান্তরালে একটি 10uF ইলেক্ট্রোলাইটিক ক্যাপাসিটর বা একটি ট্যান্টালাম ক্যাপাসিটর ব্যবহার করুন এবং তারপরে এটিকে পাওয়ার সাপ্লাই এবং গ্রাউন্ডের মধ্যে সংযুক্ত করুন৷শব্দের হস্তক্ষেপের কারণে পাওয়ার স্পাইক প্রতিরোধ করতে পাওয়ার ইনলেটের প্রান্তে এবং PCB বোর্ডের সবচেয়ে দূরতম প্রান্তে একটি রাখুন।
4.3 ডাবল-পার্শ্বযুক্ত বোর্ডগুলির জন্য, বিদ্যুৎ-ব্যবহারকারী সার্কিটের মতো একই স্তরে, উভয় পাশে 200mil এর একটি লাইন প্রস্থের সাথে পাওয়ার ট্রেস দিয়ে সার্কিটটিকে ঘিরে রাখুন।(অন্য দিকটি অবশ্যই ডিজিটাল গ্রাউন্ডের মতো একইভাবে প্রক্রিয়া করা উচিত)
4.4 সাধারণত, পাওয়ার ট্রেসগুলি প্রথমে স্থাপন করা হয় এবং তারপরে সিগন্যাল ট্রেসগুলি স্থাপন করা হয়।
5. স্থল
5.1 দ্বি-পার্শ্বযুক্ত বোর্ডে, ডিজিটাল এবং অ্যানালগ উপাদানগুলির চারপাশে এবং নীচের অব্যবহৃত অঞ্চলগুলি (ডিএএ বাদে) ডিজিটাল বা অ্যানালগ অঞ্চলে পূর্ণ হয় এবং প্রতিটি স্তরের একই অঞ্চলগুলি একসাথে সংযুক্ত থাকে এবং বিভিন্ন স্তরের একই অঞ্চলগুলি একাধিক মাধ্যমে সংযুক্ত: মডেম ডিজিএনডি পিনটি ডিজিটাল গ্রাউন্ড এরিয়ার সাথে সংযুক্ত, এবং এজিএনডি পিনটি এনালগ গ্রাউন্ড এরিয়ার সাথে সংযুক্ত;ডিজিটাল গ্রাউন্ড এরিয়া এবং এনালগ গ্রাউন্ড এরিয়া একটি সোজা ফাঁক দিয়ে আলাদা করা হয়েছে।
5.2 ফোর-লেয়ার বোর্ডে, ডিজিটাল এবং অ্যানালগ উপাদানগুলিকে কভার করতে ডিজিটাল এবং অ্যানালগ গ্রাউন্ড এলাকাগুলি ব্যবহার করুন (DAA ব্যতীত);মডেম ডিজিএনডি পিনটি ডিজিটাল গ্রাউন্ড এরিয়ার সাথে সংযুক্ত, এবং এজিএনডি পিনটি এনালগ গ্রাউন্ড এরিয়ার সাথে সংযুক্ত;ডিজিটাল গ্রাউন্ড এরিয়া এবং এনালগ গ্রাউন্ড এরিয়া একটি সোজা ফাঁক দিয়ে আলাদা করা হয়।
5.3 যদি ডিজাইনে একটি EMI ফিল্টার প্রয়োজন হয়, তাহলে ইন্টারফেস সকেটে একটি নির্দিষ্ট স্থান সংরক্ষিত করা উচিত।বেশিরভাগ ইএমআই ডিভাইস (পুঁতি/ক্যাপাসিটার) এই এলাকায় স্থাপন করা যেতে পারে;এর সাথে সংযুক্ত।
5.4 প্রতিটি কার্যকরী মডিউলের পাওয়ার সাপ্লাই আলাদা করা উচিত।কার্যকরী মডিউলগুলিকে ভাগ করা যেতে পারে: সমান্তরাল বাস ইন্টারফেস, ডিসপ্লে, ডিজিটাল সার্কিট (SRAM, EPROM, মডেম) এবং DAA, ইত্যাদি। প্রতিটি কার্যকরী মডিউলের পাওয়ার/গ্রাউন্ড শুধুমাত্র পাওয়ার/গ্রাউন্ডের উৎসে সংযুক্ত হতে পারে।
5.5 সিরিয়াল ডিটিই মডিউলগুলির জন্য, পাওয়ার কাপলিং কমাতে ডিকপলিং ক্যাপাসিটর ব্যবহার করুন এবং টেলিফোন লাইনের জন্য একই কাজ করুন।
5.6 স্থল তারের একটি বিন্দু মাধ্যমে সংযুক্ত করা হয়, যদি সম্ভব হয়, গুটিকা ব্যবহার করুন;EMI দমন করার প্রয়োজন হলে, গ্রাউন্ড ওয়্যারটিকে অন্য জায়গায় সংযুক্ত করার অনুমতি দিন।
5.7 সমস্ত গ্রাউন্ড তারগুলি যতটা সম্ভব প্রশস্ত হওয়া উচিত, 25-50mil৷
5.8 সমস্ত IC পাওয়ার সাপ্লাই/গ্রাউন্ডের মধ্যে ক্যাপাসিটরের ট্রেস যতটা সম্ভব ছোট হওয়া উচিত, এবং কোনও ছিদ্র ব্যবহার করা উচিত নয়।
6. ক্রিস্টাল অসিলেটর সার্কিট
6.1 ক্রিস্টাল অসিলেটর (যেমন XTLI, XTLO) এর ইনপুট/আউটপুট টার্মিনালগুলির সাথে সংযুক্ত সমস্ত ট্রেস যতটা সম্ভব ছোট হওয়া উচিত যাতে ক্রিস্টালের উপর গোলমালের হস্তক্ষেপ এবং বিতরণকৃত ক্যাপাসিট্যান্সের প্রভাব কমানো যায়।XTLO ট্রেস যতটা সম্ভব ছোট হওয়া উচিত এবং নমন কোণটি 45 ডিগ্রির কম হওয়া উচিত নয়।(কারণ XTLO দ্রুত বৃদ্ধির সময় এবং উচ্চ প্রবাহ সহ একটি ড্রাইভারের সাথে সংযুক্ত)
6.2 দ্বি-পার্শ্বযুক্ত বোর্ডে কোনও গ্রাউন্ড লেয়ার নেই এবং ক্রিস্টাল অসিলেটর ক্যাপাসিটরের গ্রাউন্ড ওয়্যারটিকে যতটা সম্ভব প্রশস্ত একটি ছোট তার দিয়ে ডিভাইসের সাথে সংযুক্ত করা উচিত
ক্রিস্টাল অসিলেটরের সবচেয়ে কাছের ডিজিএনডি পিন, এবং ভিয়াসের সংখ্যা কমিয়ে দিন।
6.3 সম্ভব হলে, ক্রিস্টাল কেস গ্রাউন্ড করুন।
6.4 XTLO পিন এবং ক্রিস্টাল/ক্যাপাসিটর নোডের মধ্যে একটি 100 ওহম প্রতিরোধক সংযুক্ত করুন।
6.5 ক্রিস্টাল অসিলেটর ক্যাপাসিটরের গ্রাউন্ড সরাসরি মডেমের GND পিনের সাথে সংযুক্ত।মডেমের GND পিনের সাথে ক্যাপাসিটর সংযোগ করতে গ্রাউন্ড এরিয়া বা গ্রাউন্ড ট্রেস ব্যবহার করবেন না।
7. ইআইএ/টিআইএ-232 ইন্টারফেস ব্যবহার করে স্বাধীন মডেম ডিজাইন
7.1 একটি ধাতব কেস ব্যবহার করুন।যদি একটি প্লাস্টিকের খোল প্রয়োজন হয়, ধাতব ফয়েল ভিতরে পেস্ট করা উচিত বা ইএমআই কমাতে পরিবাহী উপাদান স্প্রে করা উচিত।
7.2 প্রতিটি পাওয়ার কর্ডে একই প্যাটার্নের চোক রাখুন।
7.3 উপাদানগুলি একসাথে স্থাপন করা হয় এবং EIA/TIA-232 ইন্টারফেসের সংযোগকারীর কাছাকাছি থাকে।
7.4 সমস্ত EIA/TIA-232 ডিভাইস পৃথকভাবে পাওয়ার উৎস থেকে পাওয়ার/গ্রাউন্ডের সাথে সংযুক্ত।পাওয়ার/গ্রাউন্ডের উৎস বোর্ডের পাওয়ার ইনপুট টার্মিনাল বা ভোল্টেজ রেগুলেটর চিপের আউটপুট টার্মিনাল হওয়া উচিত।
7.5 EIA/TIA-232 কেবল সিগন্যাল গ্রাউন্ড থেকে ডিজিটাল গ্রাউন্ড।
7.6 নিম্নলিখিত ক্ষেত্রে, EIA/TIA-232 তারের ঢালকে মডেম শেলের সাথে সংযুক্ত করার প্রয়োজন নেই;খালি সংযোগ;একটি পুঁতির মাধ্যমে ডিজিটাল গ্রাউন্ডের সাথে সংযুক্ত;ইআইএ/টিআইএ-232 কেবলটি সরাসরি ডিজিটাল গ্রাউন্ডের সাথে সংযুক্ত থাকে যখন একটি চৌম্বক রিং মডেম শেলের কাছে স্থাপন করা হয়।
8. ভিসি এবং ভিআরইএফ সার্কিট ক্যাপাসিটারগুলির তারগুলি যতটা সম্ভব ছোট এবং নিরপেক্ষ এলাকায় অবস্থিত হওয়া উচিত।
8.1 10uF VC ইলেক্ট্রোলাইটিক ক্যাপাসিটরের ধনাত্মক টার্মিনাল এবং 0.1uF VC ক্যাপাসিটরের সাথে আলাদা তারের মাধ্যমে মডেমের VC পিনের (PIN24) সাথে সংযোগ করুন।
8.2 10uF VC ইলেক্ট্রোলাইটিক ক্যাপাসিটরের নেতিবাচক টার্মিনাল এবং 0.1uF VC ক্যাপাসিটরকে একটি পুঁতির মাধ্যমে মডেমের AGND পিনের (PIN34) সাথে সংযুক্ত করুন এবং একটি স্বাধীন তার ব্যবহার করুন৷
8.3 10uF VREF ইলেক্ট্রোলাইটিক ক্যাপাসিটরের ধনাত্মক টার্মিনাল এবং 0.1uF VC ক্যাপাসিটরকে আলাদা তারের মাধ্যমে মডেমের VREF পিনের (PIN25) সাথে সংযুক্ত করুন।
8.4 10uF VREF ইলেক্ট্রোলাইটিক ক্যাপাসিটরের নেতিবাচক টার্মিনাল এবং 0.1uF VC ক্যাপাসিটরকে একটি স্বাধীন ট্রেসের মাধ্যমে মডেমের VC পিনের (PIN24) সাথে সংযুক্ত করুন;নোট করুন যে এটি 8.1 ট্রেস থেকে স্বাধীন।
ভিআরইএফ ——+——–+
┿ 10u ┿ 0.1u
ভিসি ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ এজিএনডি
ব্যবহৃত পুঁতি পূরণ করা উচিত:
প্রতিবন্ধকতা = 70W এ 100MHz;;
রেট করা বর্তমান = 200mA;;
সর্বোচ্চ রোধ = 0.5W।
9. ফোন এবং হ্যান্ডসেট ইন্টারফেস
9.1 টিপ এবং রিং এর মধ্যে ইন্টারফেসে চোক রাখুন।
9.2 টেলিফোন লাইনের ডিকপলিং পদ্ধতিটি পাওয়ার সাপ্লাইয়ের মতই, পদ্ধতি ব্যবহার করে যেমন ইন্ডাকট্যান্স কম্বিনেশন, চোক এবং ক্যাপাসিটর যোগ করা।যাইহোক, টেলিফোন লাইনের ডিকপলিং পাওয়ার সাপ্লাই ডিকপলিং এর চেয়ে আরও কঠিন এবং আরও লক্ষণীয়।সাধারণ অনুশীলন হল পারফরম্যান্স/ইএমআই পরীক্ষার শংসাপত্রের সময় সামঞ্জস্যের জন্য এই ডিভাইসগুলির অবস্থানগুলি সংরক্ষণ করা।
পোস্টের সময়: মে-11-2023