สิ่งที่ควรให้ความสนใจเมื่อวาดแผนภาพ PCB?

1. กฎทั่วไป

1.1 พื้นที่การเดินสายสัญญาณดิจิตอล อะนาล็อก และ DAA ถูกแบ่งไว้ล่วงหน้าบน PCB
1.2 ส่วนประกอบดิจิทัลและอะนาล็อกและการเดินสายที่สัมพันธ์กันควรแยกออกจากกันให้มากที่สุดและวางไว้ในพื้นที่เดินสายของตนเอง
1.3 ร่องรอยสัญญาณดิจิทัลความเร็วสูงควรสั้นที่สุดเท่าที่จะเป็นไปได้
1.4 รักษาร่องรอยสัญญาณอะนาล็อกที่ละเอียดอ่อนให้สั้นที่สุด
1.5 การกระจายพลังงานและกราวด์อย่างสมเหตุสมผล
1.6 DGND, AGND และฟิลด์ถูกแยกออกจากกัน
1.7 ใช้สายกว้างสำหรับแหล่งจ่ายไฟและร่องรอยสัญญาณวิกฤต
1.8 วงจรดิจิตอลวางอยู่ใกล้อินเทอร์เฟซ DTE บัสขนาน/อนุกรม และวงจร DAA อยู่ใกล้อินเทอร์เฟซสายโทรศัพท์

2. การจัดวางส่วนประกอบ

2.1 ในแผนภาพวงจรระบบ:
ก) แบ่งวงจรดิจิตอล อนาล็อก DAA และวงจรที่เกี่ยวข้อง
b) แบ่งส่วนประกอบดิจิตอล อะนาล็อก ดิจิตอล/อะนาล็อกแบบผสมในแต่ละวงจร
c) ให้ความสนใจกับตำแหน่งของแหล่งจ่ายไฟและพินสัญญาณของชิป IC แต่ละตัว
2.2 เบื้องต้นแบ่งพื้นที่การเดินสายของวงจรดิจิตอล อะนาล็อก และ DAA บน PCB (อัตราส่วนทั่วไป 2/1/1) และเก็บส่วนประกอบดิจิตอลและอนาล็อกและสายไฟที่เกี่ยวข้องไว้ให้ไกลที่สุดเท่าที่จะทำได้ และจำกัดไว้ตามลำดับ พื้นที่เดินสาย
หมายเหตุ: เมื่อวงจร DAA มีสัดส่วนที่มาก จะมีร่องรอยสัญญาณควบคุม/สถานะผ่านบริเวณสายไฟมากขึ้น ซึ่งสามารถปรับเปลี่ยนได้ตามกฎข้อบังคับท้องถิ่น เช่น ระยะห่างของส่วนประกอบ การยับยั้งไฟฟ้าแรงสูง ขีดจำกัดกระแส ฯลฯ
2.3 หลังจากแบ่งเบื้องต้นเสร็จแล้ว ให้เริ่มวางส่วนประกอบจากขั้วต่อและแจ็ค:
ก) ตำแหน่งของปลั๊กอินถูกสงวนไว้รอบๆ ขั้วต่อและแจ็ค
b) เว้นที่ว่างสำหรับสายไฟและสายดินรอบๆ ส่วนประกอบ
c) กันตำแหน่งของปลั๊กอินที่เกี่ยวข้องรอบๆ ซ็อกเก็ต
2.4 ส่วนประกอบไฮบริดอันดับแรก (เช่น อุปกรณ์โมเด็ม, A/D, ชิปแปลง D/A เป็นต้น):
ก) กำหนดทิศทางการวางส่วนประกอบ และพยายามให้ขาสัญญาณดิจิตอลและสัญญาณอนาล็อกหันเข้าหาพื้นที่เดินสายตามลำดับ
b) วางส่วนประกอบที่จุดเชื่อมต่อของพื้นที่กำหนดเส้นทางสัญญาณดิจิตอลและอนาล็อก
2.5 วางอุปกรณ์อะนาล็อกทั้งหมด:
ก) วางส่วนประกอบวงจรแอนะล็อก รวมทั้งวงจร DAA
b) อุปกรณ์อะนาล็อกวางอยู่ใกล้กันและวางไว้ที่ด้านข้างของ PCB ซึ่งรวมร่องรอยสัญญาณ TXA1, TXA2, RIN, VC และ VREF
c) หลีกเลี่ยงการวางส่วนประกอบที่มีสัญญาณรบกวนสูงรอบๆ สัญญาณ TXA1, TXA2, RIN, VC และ VREF
d) สำหรับโมดูล DTE แบบอนุกรม DTE EIA/TIA-232-E
ตัวรับ/ไดรเวอร์ของสัญญาณอินเตอร์เฟสซีรีส์ควรอยู่ใกล้ตัวเชื่อมต่อมากที่สุดและอยู่ห่างจากเส้นทางสัญญาณนาฬิกาความถี่สูงเพื่อลด/หลีกเลี่ยงการเพิ่มอุปกรณ์ลดเสียงรบกวนในแต่ละบรรทัด เช่น โช้กคอยล์และตัวเก็บประจุ
2.6 วางส่วนประกอบดิจิทัลและตัวเก็บประจุแบบแยกส่วน:
ก) ส่วนประกอบดิจิทัลถูกประกอบเข้าด้วยกันเพื่อลดความยาวของสายไฟ
b) วางตัวเก็บประจุแบบแยกส่วน 0.1uF ระหว่างแหล่งจ่ายไฟและกราวด์ของ IC และให้สายเชื่อมต่อสั้นที่สุดเพื่อลด EMI
c) สำหรับโมดูลบัสขนาน ส่วนประกอบต่างๆ อยู่ใกล้กัน
ตัวเชื่อมต่อถูกวางไว้ที่ขอบเพื่อให้เป็นไปตามมาตรฐานอินเทอร์เฟซบัสของแอปพลิเคชัน เช่น ความยาวของสายบัส ISA จำกัดไว้ที่ 2.5 นิ้ว;
d) สำหรับโมดูล DTE แบบอนุกรม วงจรอินเทอร์เฟซจะอยู่ใกล้กับขั้วต่อ
e) วงจรคริสตัลออสซิลเลเตอร์ควรอยู่ใกล้อุปกรณ์ขับเคลื่อนของมันมากที่สุด
2.7 สายกราวด์ของแต่ละพื้นที่มักเชื่อมต่อที่จุดหนึ่งจุดหรือมากกว่านั้นด้วยตัวต้านทานหรือบีด 0 โอห์ม

3. การกำหนดเส้นทางสัญญาณ

3.1 ในการกำหนดเส้นทางสัญญาณของโมเด็ม ควรเก็บสายสัญญาณที่มีแนวโน้มที่จะเกิดสัญญาณรบกวนและสายสัญญาณที่ไวต่อการรบกวนให้ไกลที่สุดเท่าที่จะเป็นไปได้หากหลีกเลี่ยงไม่ได้ ให้ใช้สายสัญญาณที่เป็นกลางเพื่อแยกสัญญาณ
3.2 ควรวางสายสัญญาณดิจิทัลในพื้นที่เดินสายสัญญาณดิจิทัลให้มากที่สุด
ควรวางสายสัญญาณแอนะล็อกไว้ในพื้นที่เดินสายสัญญาณแอนะล็อกให้มากที่สุด
(การติดตามการแยกสามารถวางไว้ล่วงหน้าเพื่อจำกัด เพื่อป้องกันการติดตามจากเส้นทางออกจากพื้นที่เส้นทาง)
ร่องรอยสัญญาณดิจิทัลและร่องรอยสัญญาณอะนาล็อกตั้งฉากเพื่อลดการมีเพศสัมพันธ์ข้าม
3.3 ใช้การติดตามแบบแยก (โดยปกติจะเป็นสายดิน) เพื่อจำกัดการติดตามสัญญาณอะนาล็อกให้อยู่ในพื้นที่การกำหนดเส้นทางสัญญาณอะนาล็อก
ก) ร่องรอยกราวด์ที่แยกได้ในพื้นที่อะนาล็อกนั้นถูกจัดเรียงไว้ทั้งสองด้านของบอร์ด PCB รอบ ๆ บริเวณการเดินสายสัญญาณอะนาล็อกโดยมีความกว้างของเส้น 50-100 มิลลิแอมป์
b) ร่องรอยกราวด์ที่แยกได้ในพื้นที่ดิจิตอลนั้นถูกเดินรอบบริเวณการเดินสายสัญญาณดิจิตอลทั้งสองด้านของบอร์ด PCB โดยมีความกว้างของเส้น 50-100mil และความกว้างของด้านหนึ่งของบอร์ด PCB ควรเป็น 200mil
3.4 ความกว้างของสายสัญญาณอินเตอร์เฟสบัสขนาน > 10 มิล (โดยทั่วไปคือ 12-15 มิล) เช่น /HCS, /HRD, /HWT, /RESET
3.5 ความกว้างของเส้นของสัญญาณอะนาล็อกคือ >10mil (โดยทั่วไปคือ 12-15mil) เช่น MICM, MICV, SPKV, VC, VREF, TXA1, TXA2, RXA, TELIN, TELOUT
3.6 ร่องรอยสัญญาณอื่นๆ ทั้งหมดควรกว้างที่สุดเท่าที่จะเป็นไปได้ ความกว้างของเส้นควร >5mil (โดยทั่วไปคือ 10mil) และร่องรอยระหว่างส่วนประกอบต่างๆ ควรสั้นที่สุดเท่าที่จะเป็นไปได้ (ควรพิจารณาล่วงหน้าเมื่อวางอุปกรณ์)
3.7 ความกว้างของเส้นของตัวเก็บประจุบายพาสไปยัง IC ที่สอดคล้องกันควรเป็น >25mil และควรหลีกเลี่ยงการใช้จุดแวะพักให้มากที่สุดเท่าที่จะเป็นไปได้ 3.8 สายสัญญาณที่ผ่านพื้นที่ต่างๆ (เช่น สัญญาณควบคุมความเร็วต่ำ/สัญญาณสถานะ) ควร ผ่านสายดินแยกที่จุดเดียว (แนะนำ) หรือสองจุดหากร่องรอยอยู่เพียงด้านเดียว รอยแยกของกราวด์สามารถไปยังอีกด้านหนึ่งของ PCB เพื่อข้ามร่องรอยของสัญญาณและคงไว้ซึ่งความต่อเนื่อง
3.9 หลีกเลี่ยงการใช้มุม 90 องศาสำหรับการกำหนดเส้นทางสัญญาณความถี่สูง และใช้ส่วนโค้งเรียบหรือมุม 45 องศา
3.10 การกำหนดเส้นทางสัญญาณความถี่สูงควรลดการใช้การเชื่อมต่อผ่าน
3.11 เก็บร่องรอยสัญญาณทั้งหมดให้ห่างจากวงจรคริสตัลออสซิลเลเตอร์
3.12 สำหรับการกำหนดเส้นทางสัญญาณความถี่สูง ควรใช้การกำหนดเส้นทางแบบต่อเนื่องเพียงครั้งเดียวเพื่อหลีกเลี่ยงสถานการณ์ที่หลายส่วนของการกำหนดเส้นทางขยายจากจุดเดียว
3.13 ในวงจร DAA ให้เว้นช่องว่างอย่างน้อย 60 มิลรอบรอยเจาะ (ทุกชั้น)

4. แหล่งจ่ายไฟ

4.1 กำหนดความสัมพันธ์ของการต่อสายไฟ
4.2 ในพื้นที่เดินสายสัญญาณดิจิทัล ให้ใช้ตัวเก็บประจุแบบอิเล็กโทรลีติค 10uF หรือตัวเก็บประจุแบบแทนทาลัมขนานกับตัวเก็บประจุแบบเซรามิก 0.1uF แล้วต่อระหว่างแหล่งจ่ายไฟและสายดินวางที่ปลายด้านจ่ายไฟเข้าและด้านที่ไกลที่สุดของบอร์ด PCB เพื่อป้องกันไฟกระชากที่เกิดจากสัญญาณรบกวน
4.3 สำหรับบอร์ดสองด้าน ในชั้นเดียวกับวงจรที่ใช้กำลังไฟ ให้ล้อมรอบวงจรด้วยเส้นกำลังที่มีความกว้างของเส้น 200 มิลลิแอมป์ทั้งสองด้าน(อีกด้านจะต้องดำเนินการในลักษณะเดียวกับดิจิตอลกราวด์)
4.4 โดยทั่วไป การติดตามพลังงานจะถูกวางก่อน แล้วจึงวางร่องรอยของสัญญาณ

5. กราวด์

5.1 ในกระดานสองด้าน บริเวณที่ไม่ได้ใช้รอบ ๆ และด้านล่างของส่วนประกอบดิจิทัลและอะนาล็อก (ยกเว้น DAA) จะเต็มไปด้วยพื้นที่ดิจิทัลหรืออะนาล็อก และพื้นที่เดียวกันของแต่ละเลเยอร์จะเชื่อมต่อเข้าด้วยกัน และพื้นที่เดียวกันของเลเยอร์ต่าง ๆ คือ เชื่อมต่อผ่านหลายช่องสัญญาณ : พิน DGND ของโมเด็มเชื่อมต่อกับพื้นที่กราวด์ดิจิตอล และพิน AGND เชื่อมต่อกับพื้นที่กราวด์อะนาล็อกพื้นที่กราวด์ดิจิทัลและพื้นที่กราวด์อะนาล็อกถูกคั่นด้วยช่องว่างตรง
5.2 ในบอร์ดสี่ชั้น ใช้พื้นที่ภาคพื้นดินแบบดิจิตอลและอนาล็อกเพื่อให้ครอบคลุมส่วนประกอบดิจิตอลและอนาล็อก (ยกเว้น DAA)พินโมเด็ม DGND เชื่อมต่อกับพื้นที่กราวด์ดิจิตอล และพิน AGND เชื่อมต่อกับพื้นที่กราวด์อะนาล็อกพื้นที่กราวด์ดิจิทัลและพื้นที่กราวด์อะนาล็อกถูกแยกออกจากกันด้วยช่องว่างตรง
5.3 หากจำเป็นต้องใช้ตัวกรอง EMI ในการออกแบบ ควรสงวนพื้นที่ส่วนหนึ่งไว้ที่ช่องเสียบอินเทอร์เฟซอุปกรณ์ EMI ส่วนใหญ่ (บีด/ตัวเก็บประจุ) สามารถวางในบริเวณนี้ได้เชื่อมต่อกับมัน
5.4 ควรแยกแหล่งจ่ายไฟของแต่ละโมดูลการทำงานโมดูลการทำงานสามารถแบ่งออกเป็น: อินเตอร์เฟสบัสขนาน จอแสดงผล วงจรดิจิตอล (SRAM, EPROM, โมเด็ม) และ DAA เป็นต้น พลังงาน/กราวด์ของแต่ละโมดูลการทำงานสามารถเชื่อมต่อได้ที่แหล่งพลังงาน/กราวด์เท่านั้น
5.5 สำหรับโมดูล DTE แบบอนุกรม ให้ใช้ตัวเก็บประจุแยกส่วนเพื่อลดการควบรวมไฟฟ้า และทำเช่นเดียวกันกับสายโทรศัพท์
5.6 สายดินต่อผ่านจุดเดียว ถ้าเป็นไปได้ ให้ใช้บีดหากจำเป็นต้องระงับ EMI ให้ต่อสายดินในที่อื่น
5.7 สายดินทั้งหมดควรกว้างที่สุดเท่าที่จะเป็นไปได้ 25-50mil
5.8 ตัวเก็บประจุต่อระหว่างแหล่งจ่ายไฟ/กราวด์ของไอซีทั้งหมดควรสั้นที่สุดเท่าที่จะเป็นไปได้ และไม่ควรใช้รูทะลุ

6. วงจรคริสตัลออสซิลเลเตอร์

6.1 ร่องรอยทั้งหมดที่เชื่อมต่อกับขั้วอินพุต/เอาต์พุตของคริสตัลออสซิลเลเตอร์ (เช่น XTLI, XTLO) ควรสั้นที่สุดเท่าที่จะเป็นไปได้เพื่อลดอิทธิพลของสัญญาณรบกวนและการกระจายความจุบนคริสตัลXTLO Trace ควรสั้นที่สุดเท่าที่จะเป็นไปได้ และมุมดัดไม่ควรน้อยกว่า 45 องศา(เนื่องจาก XTLO เชื่อมต่อกับไดรเวอร์ที่มีเวลาเพิ่มขึ้นอย่างรวดเร็วและกระแสไฟสูง)
6.2 ไม่มีชั้นกราวด์ในบอร์ดสองด้านและสายกราวด์ของตัวเก็บประจุคริสตัลออสซิลเลเตอร์ควรเชื่อมต่อกับอุปกรณ์ด้วยสายสั้นให้กว้างที่สุด
พิน DGND ใกล้กับคริสตัลออสซิลเลเตอร์มากที่สุด และลดจำนวนจุดแวะ
6.3 ถ้าเป็นไปได้ ให้ต่อกราวด์เคสคริสตัล
6.4 เชื่อมต่อตัวต้านทาน 100 โอห์มระหว่างพิน XTLO และโหนดคริสตัล/ตัวเก็บประจุ
6.5 กราวด์ของตัวเก็บประจุคริสตัลออสซิลเลเตอร์เชื่อมต่อโดยตรงกับพิน GND ของโมเด็มห้ามใช้พื้นที่กราวด์หรือกราวด์เพื่อต่อตัวเก็บประจุเข้ากับขา GND ของโมเด็ม

7. การออกแบบโมเด็มอิสระโดยใช้อินเตอร์เฟส EIA/TIA-232

7.1 ใช้กล่องโลหะหากจำเป็นต้องใช้เปลือกพลาสติก ควรวางฟอยล์โลหะไว้ด้านในหรือควรฉีดพ่นวัสดุนำไฟฟ้าเพื่อลด EMI
7.2 วาง Chokes ที่มีรูปแบบเดียวกันบนสายไฟแต่ละเส้น
7.3 ส่วนประกอบถูกวางไว้ด้วยกันและใกล้กับตัวเชื่อมต่อของอินเทอร์เฟซ EIA/TIA-232
7.4 อุปกรณ์ EIA/TIA-232 ทั้งหมดเชื่อมต่อกับแหล่งจ่ายไฟ/กราวด์แยกกันจากแหล่งพลังงานแหล่งที่มาของพลังงาน/กราวด์ควรเป็นขั้วอินพุตพลังงานบนบอร์ดหรือขั้วเอาต์พุตของชิปควบคุมแรงดันไฟฟ้า
7.5 สายสัญญาณ EIA/TIA-232 กราวด์ไปยังกราวด์ดิจิตอล
7.6 ในกรณีต่อไปนี้ ตัวป้องกันสายเคเบิล EIA/TIA-232 ไม่จำเป็นต้องเชื่อมต่อกับเปลือกโมเด็มการเชื่อมต่อที่ว่างเปล่าเชื่อมต่อกับกราวด์ดิจิตอลผ่านลูกปัดสายเคเบิล EIA/TIA-232 เชื่อมต่อโดยตรงกับกราวด์ดิจิทัลเมื่อวางวงแหวนแม่เหล็กไว้ใกล้กับเปลือกโมเด็ม

8. การเดินสายของตัวเก็บประจุวงจร VC และ VREF ควรสั้นที่สุดเท่าที่จะเป็นไปได้และอยู่ในบริเวณที่เป็นกลาง

8.1 เชื่อมต่อขั้วบวกของตัวเก็บประจุด้วยไฟฟ้า 10uF VC และตัวเก็บประจุ 0.1uF VC เข้ากับพิน VC (PIN24) ของโมเด็มผ่านสายแยก
8.2 เชื่อมต่อขั้วลบของตัวเก็บประจุด้วยไฟฟ้า 10uF VC และตัวเก็บประจุ 0.1uF VC เข้ากับขา AGND (PIN34) ของโมเด็มผ่าน Bead และใช้สายอิสระ
8.3 เชื่อมต่อขั้วบวกของตัวเก็บประจุด้วยไฟฟ้า VREF 10uF และตัวเก็บประจุ VC 0.1uF เข้ากับพิน VREF (PIN25) ของโมเด็มผ่านสายแยก
8.4 เชื่อมต่อขั้วลบของตัวเก็บประจุด้วยไฟฟ้า VREF 10uF และตัวเก็บประจุ VC 0.1uF เข้ากับพิน VC (PIN24) ของโมเด็มผ่านรอยแยกอิสระโปรดทราบว่ามันเป็นอิสระจากการติดตาม 8.1
วีเรฟ ——+——–+
┿ 10u ┿ 0.1u
วีซี ——+——–+
┿ 10u ┿ 0.1u
+——–+—–~~~~~—+ AGND
ลูกปัดที่ใช้ควรเป็นไปตาม:
อิมพีแดนซ์ = 70W ที่ 100MHz;;
จัดอันดับปัจจุบัน = 200mA;;
ความต้านทานสูงสุด = 0.5W.

9. อินเทอร์เฟซโทรศัพท์และเครื่อง

9.1 วาง Choke ที่ส่วนต่อประสานระหว่าง Tip และ Ring
9.2 วิธีการแยกสัญญาณของสายโทรศัพท์นั้นคล้ายกับวิธีของแหล่งจ่ายไฟ โดยใช้วิธีการต่างๆ เช่น การบวกค่าผสมตัวเหนี่ยวนำ โช้ก และตัวเก็บประจุอย่างไรก็ตาม การแยกสายโทรศัพท์นั้นยากกว่าและสำคัญกว่าการแยกแหล่งจ่ายไฟแนวทางปฏิบัติทั่วไปคือการจองตำแหน่งของอุปกรณ์เหล่านี้สำหรับการปรับระหว่างการรับรองการทดสอบประสิทธิภาพ/EMI